• 제목/요약/키워드: PLL synchronization

검색결과 85건 처리시간 0.023초

PLL을 갖는 수중통신용 QPSK 수신기 (QPSK Receiver with PLL for Underwater Communications)

  • 김승근;최영철;김시문;이덕환;박종원;임용곤
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2003년도 추계종합학술대회
    • /
    • pp.283-286
    • /
    • 2003
  • 본 논문에서는 수중 초음파 통신용 QPSK 버스트 수신기의 구현에 대해서 논한다. 구현된 시스템은 반송주파수 25kHz를 사용하고, 심벌율은 5kHz이며, 송신에서 D/A변환을 위해 200kHz로 샘플링하고, 수신기에서는 A/D변환을 위해 100kHz를 사용한다. 구현된 수신기에서는 32심벌 길이의 preamble을 이용하여 프레임 동기를 찾음과 동시에 개략적인 심벌시간 동기와 위상편이를 추정한다. 추정한 위상편이간은 2차 PLL(phase-looked loop)의 초기값으로 사용한다. 실해역 전송 시험 데이터를 통하여 조류의 변화에 의해 발생하는 Doppler 편이를 보상하기 위하여 PLL이 필수적으로 필요함을 보인다.

  • PDF

최소 샘플링의 고속푸리에 변환을 이용한 비정상 계통의 향상된 위상추종 및 고조파 검출 기법 (Improved Phase and Harmonic Detection Scheme using Fast Fourier Transform with Minimum Sampling Data under Distorted Grid Voltage)

  • 김현수;김경화
    • 전력전자학회논문지
    • /
    • 제20권1호
    • /
    • pp.72-80
    • /
    • 2015
  • In distributed generation systems, a grid-connected inverter should operate with synchronization to grid voltage. Considering that synchronization requires the phase angle of grid voltage, a phase locked loop (PLL) scheme is often used. The synchronous reference frame phase locked loop (SRF-PLL) is generally known to provide reasonable performance under ideal grid voltage. However, this scheme indicates performance degradation under the harmonic distorted or unbalanced grid voltage condition. To overcome this limitation, this paper proposes a phase and harmonic detection method of grid voltage using fast Fourier transform (FFT). To reduce the calculation time of FFT algorithm, minimum sampling data is taken from the voltage measurement to determine the phase angle and the magnitude of harmonic components. An experimental test setup for a grid-connected inverter system has been constructed. By comparative simulations and experiments under various abnormal grid voltage conditions, the proposed scheme has been proven to effectively track the phase angle of the grid voltage.

위성 멀티미디어 시스템을 위한 랜덤 지연지터에 강인한 기준 클럭 복원 (A Robust Recovery Method of Reference Clock against Random Delay Jitter for Satellite Multimedia System)

  • 김원호
    • 융합신호처리학회논문지
    • /
    • 제6권2호
    • /
    • pp.95-99
    • /
    • 2005
  • 본 논문은 DVB-RCS 규격과 폐루프 버스트 동기 제어 방식을 적용한 양방향 위성 멀티미디어 시스템의 망동기 기준클럭 복원을 위한 정밀한 복원방식을 제안한다. 이러한 시스템의 단말은 TDMA 리턴링크 통신을 위한 기준클럭을 MPEG-2 규격에 정의된 PCR (Program Clock Reference)을 중심국에서 방송하고 단말은 이를 복원하여 사용한다. PCR은 중심국에서 시스템 클럭 (27MHz $\pm$ 30ppm)을 주기적으로 샘플링 하여 각 단말로 방송하는데 단말에서 수신되는 PCR값은 위성을 포함한 전송경로에서 발생되는 가변적인 전달 지연시간 변동으로 인한 오차 때문에 일반적인 디지털 PLL(DPLL) 방식에 의해서는 복원된 기준클럭의 주파수와 중심국의 기준클럭 주파수간의 동기를 주어진 범위 이내로 정확하게 유지하기가 힘들다. 본 논문에서는 수신되는 PCR 패킷의 랜덤한 전달지연시간 번동으로 인해 발생되는 기준클럭의 복원오차를 줄일 수 있는 방식을 제시하고 시뮬레이션을 통하여 성능을 평가하였다. 제안한 방식은 일반적인 DPLL방식에 비해 기준클럭의 복원오차가 1/5로 현저하게 감소되는 성능을 보여 주었다.

  • PDF

고속 스위칭 동작의 주파수 합성기를 위한 하이브리드형 구조 설계와 DLT 대체 회로 연구 (Hybrid Type Structure Design and DLT-Replacement Circuit of the High-Speed Frequency Synthesizer)

  • 이훈희;허근재;정락규;유흥균
    • 한국전자파학회논문지
    • /
    • 제15권12호
    • /
    • pp.1161-1167
    • /
    • 2004
  • 기존의 PLL(phase locked loop)은 폐루프 구조이므로 주파수 스위칭 속도가 낮은 단점을 갖는다. 이를 개선하기 위해서 개루프 구조를 혼합한 Digital Hybrid PLL 구조를 연구하였다. 또한 이 구조는 빠른 주파수 스위칭 속도로 동작할 수 있지만, VCO의 전압대 주파수 전달특성을 ROM 형태로 구현하는 DLT(digital look-up table)이 사용되어야 하므로 회로소자가 많아지고 소비전력이 증가된다. 그러므로, 본 논문에서는 복잡한 DLT의 구조를 간단한 Digital logic 회로로 대체시킨 새로운 구조를 제안하였다. 또한 주파수 합성때마다 타이밍 동기화를 이루는 회로를 설계하여 합성기의 항상성을 확보하였으며 DLT를 사용하는 방식과 비교하여 회로소자를 약 $28\%$정도 줄일 수 있다. 고속 스위칭 동작 특성과 주파수 합성을 시뮬레이션과 실제 회로 구현으로 확인하였다.

DTV시스템에서 평균 파워 조절기와 추정 옵셋 변화율에 따른 대역폭 조절 필터를 이용한 동기 성능 최적화 (Synchronization performance optimization using adaptive bandwidth filter and average power controller over DTV system)

  • 남완주;이성준;손성환;김재명
    • 대한전자공학회논문지SP
    • /
    • 제44권5호
    • /
    • pp.45-53
    • /
    • 2007
  • DTV수신기에서 송신신호를 완벽하게 복원하기 위해서는 채널의 영향으로 인해 파일롯의 위치가 바뀌고 위상이 틀어지는 것을 보상해주는 반송파 주파수 동기와 샘플링 클락 주파수와의 위상오차로 인해 발생하는 샘플링 타이밍 오차를 보상하는 심볼 타이밍 동기가 모두 획득되어야 한다. 심볼 타이밍 동기부는 일반적으로 다중레벨을 가지는 신호에 사용되는 가드너(Gardner)방법을 사용한다. 가드너 방법은 매 심볼마다 타이밍 에러성분을 추출하므로 다중경로 채널에서 타이밍동기를 추적하면서 유지하는데 유리한 방식이다. 본 논문에서는 가드너 방법에서 에러를 검출하기 위해 사용되는 가드너 타이밍 에러 검출기(Timing Error Detector)가 수신파워레벨이 기준 파워레벨에서 크게 벗어날 경우 동기를 획득할 수 없는 문제점을 해결하기 위해 1단계로 가드너 타이밍 에러 검출기 블록 앞에 수신파워레벨을 계산하여 보정하는 블록을 추가하여 수신파워레벨을 보정한다. 2단계로 반송파 주파수동기와 심볼타이밍동기에 사용되는 PLL(Phase Locked Loop)회로의 빠른 동기 획득과 동기 획득 후 지터량을 줄이기 위하여 루프필터의 출력 값의 평균을 이용하여 옵셋량을 추정하여 추정된 옵셋의 변화율에 따라 단계적 대역폭을 가지는 적응적인 루프필터를 반송파 주파수 동기 회로와 심볼 타이밍동기 회로에 적용함으로써 최적의 동기성능을 얻는다.

노치 필터 기반의 개선된 계통 동기화 기법 (Improved grid synchronization technique based on adaptive notch filter)

  • 정훈영;지용혁;김재형;이수원;원충연;김진욱
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2009년도 정기총회 및 추계학술대회 논문집
    • /
    • pp.209-211
    • /
    • 2009
  • A digital grid synchronization technique is needed for distributed generation system to make output current sinusoidal even if the grid voltage is distorted by harmonics. In this paper, a digital grid synchronization technique based on adaptive notch filter is proposed. The analysis of proposed technique is performed through the consideration of grid synchronization technique based on PLL and FLL, and the validity of the proposed method was confirmed by simulation results.

  • PDF

A Digital Acoustic Transceiver for Underwater Acoustic Communication

  • Park Jong-Won;Choi Youngchol;Lim Yong-Kon;Kim Youngkil
    • The Journal of the Acoustical Society of Korea
    • /
    • 제24권3E호
    • /
    • pp.109-114
    • /
    • 2005
  • In this paper, we present a phase coherent all-digital transceiver for underwater acoustic communication, which allows the system to reduce complexity and increase robustness in time variant underwater environments. It is designed in the digital domain except for transducers and amplifiers and implemented by using a multiple digital signal processors (DSPs) system. For phase coherent reception, conventional systems employed phase-locked loop (PLL) and delay-locked loop (DLL) for synchronization, but this paper suggests a frame synchronization scheme based on the quadrature receiver structure without using phase information. We show experimental results in the underwater anechoic basin at MOERI. The results show that the adaptive equalizer compensates frame synchronization error and the correction capability is dependent on the length of equalizer.

개선된 DFT를 이용한 위상 추종방법 (PLL Method Using The Improved Discrete Fourier Transform)

  • 김재형;지용혁;원충연;정용채
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2008년도 하계학술대회 논문집
    • /
    • pp.91-93
    • /
    • 2008
  • In this paper, novel phase angle following algorithm for the single phase grid-connected inverter is proposed. Gird-connected inverter needs phase angle detection for synchronization grid voltage with the inverter output. In case of single phase grid-connected inverter, zero crossing detection and virtual 2-phase PLL using digital all pass filter or digital low pass filter are used conventionally. But these methods have a weakness for harmonics, noises and ripples. The proposed method of PLL achieve DFT(Discrete Fourier Transform) using Goertzel algorithm. It can extract fundamental voltage of grid. As a results, it can obtain phase angle using digital all pass filter without effect of harmonics, noises and ripples. Simulation results are presented to demonstrate the effectiveness of the proposed algorithm.

  • PDF

Comma free 코드를 이용한 HDTV 신호의 직렬 전송 방식 (Serial interface system of HDTV signal in comma free code)

  • 이호웅;강철호
    • 한국통신학회논문지
    • /
    • 제21권7호
    • /
    • pp.1814-1819
    • /
    • 1996
  • 이 논문은 comma free 코드를 사용한 새로운 직렬 전송 시스템을 묘사하였다. 일반적으로 병렬 25핀 케이블과 컨넥터는 HDVCR, D3VTR 및 HDTV 수신기와 같은 디지털 시스템에서 데이터를 전송 및 수신등에 사용된다. 동축 케이블은 소비자 상품의 응용 및 방송 스튜디오에서 긴 신호 경로와 전환등에 사용될 수 있다. 이 직렬 데이터 전송 기술은 에러 검출 및 자기 동기가 가능하며, PLL 제어를 위한 edge삽입이 용이하다. 뿐만 아니라 RFPLL, 스크램블링, NRZI등을 필요로 하지 않기 때문에 하드웨어가 간단하다.

  • PDF

A Novel Single Phase Synchronous Reference Frame Phase-Locked Loop with a Constant Zero Orthogonal Component

  • Li, Ming;Wang, Yue;Fang, Xiong;Gao, Yuan;Wang, Zhaoan
    • Journal of Power Electronics
    • /
    • 제14권6호
    • /
    • pp.1334-1344
    • /
    • 2014
  • A novel single phase Phase-Locked Loop (PLL) is proposed in this paper to accurately and rapidly estimate the instantaneous phase angle of a grid. A conjugate rotating vector pair is proposed and defined to synthesize the single phase signal in the stationary reference frame. With this concept, the proposed PLL innovatively sets one phase input of the PARK transformation to a constant zero. By means of a proper cancellation, a zero steady state phase angle estimation error can be achieved, even under magnitude and frequency variations. The proposed PLL structure is presented together with guidelines for parameters adjustment. The performance of the proposed PLL is verified by comprehensive experiments. Satisfactory phase angle estimation can be achieved within one input signal cycle, and the estimation error can be totally eliminated in four input cycles for the most severe conditions.