• 한국위성정보통신학회논문지
• /
• 제8권2호
• /
• pp.29-35
• /
• 2013

본 논문에서는 GPS L1 신호에 대한 기만의 종류 및 이를 검출하기 위한 방법에 대한 연구를 수행하고 GPS L1 신호에 대한 기만신호 검출 및 판단 알고리즘을 구현한 후 시뮬레이션을 통하여 성능을 분석하였다. 수신기의 동작 여부에 따라 기만과 재밍신호가 차이가 있으며 기만신호는 재밍신호와 달리 GPS 신호와 유사한 신호로 수신기를 공격하므로 기만 대상 수신기에서는 정상동작하는 것처럼 판단하게 되며 따라서 수신기에서 기만공격을 판단하기란 매우 어렵다. 기만신호 검출 및 판단 알고리즘의 성능을 검증하기 위하여 소프트웨어 기반의 기만신호/정상 GPS 신호생성기와 소프트웨어 기반의 수신기를 구현하였다. 본 논문에서 기만신호의 코드지연 및 도플러 주파수 변이에 따른 수신기의 DLL/PLL의 출력 오차를 확인하였다. 또한 수신기의 출력값인 의사거리, 신호세기, 항법해를 이용하여 기만신호 검출 및 판단 알고리즘을 구현하였으며 기만신호를 효율적으로 검출 및 판단할 수 있었다.

• 한국정보통신학회논문지
• /
• 제25권5호
• /
• pp.677-684
• /
• 2021

본 논문은 절대 시간 측정 가능한 시간 디지털 변환기에 대한 논문으로 제안하는 시간 디지털 변환기는 0.18-um CMOS 공정을 이용하여 설계 되었고 IC로 제작하여 검증하였다. 설계된 시간 디지털 변환기는 라이다 시스템에 적용하기 위하여 긴 측정시간과 절대적인 50ps를 측정할 수 있어야하는데 위상고정루프의 625MHz 클록을 기준클록으로 사용하기 때문에 절대시간의 측정이 가능하며 디지털 보정회로를 이용하여 어떤 상황에서 든 50ps의 분해능을 가질 수 있다. 기준클록을 카운터하여 큰 시간 단위의 측정을 할 수 있어 최대 800ns의 시간이 측정가능하고 딜레이 체인을 이용하여 정밀한 시간 값을 측정 할 수 있다. 결과적으로 제작된 시간 디지털 변환기는 50ps 단위로 시간을 측정할 수 있는데 최대 오차는 INL 0.8-LSB정도이며 1.8V 인가전압에 전력 소모는 약 70mW 정도이다.

• 한국정보전자통신기술학회논문지
• /
• 제15권2호
• /
• pp.89-94
• /
• 2022

본 논문에서 주파수변동전환회로(FFCC : Frequency Fluctuation Converting Circuit)를 가진 이산시간 루프 필터(DLF) 위상고정루프(Phase Locked Loop: PLL)를 제안하였다. 이산시간 루프 필터는 기존의 연속 시간 루프 필터와 달리 전하펌프와 전압발진기가 이산적으로 연결하여 스퍼 특성을 개선할 수 있다. 제안된 위상고정루프의 주파수변동 전환회로가 포함된 내부 부궤환 루프는 이산 시간 루프 필터의 외부 부궤환 루프를 안정하게 동작하도록 해준다. 부궤환 루프 역할을 하는 주파수변동전환회로를 통해 루프 필터 출력 전압 변위 크기를 줄여 잡음특성을 더욱 개선하였다. 그리하여 기존 구조보다 지터 크기를 1/3으로 줄였다. 제안된 위상고정루프는 1.8V 180nm CMOS 공정을 이용하여 Hspice로 시뮬레이션하였다.

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.721-727
• /
• 2021

본 논문은 게이티드 링 발진기를 이용한 UWB(Ultar-wideband) 임펄스 생성기 구조에 관한 내용이다. 기존 구조에서 필요로 하던 수 GHz의 발진기 및 PLL 회로를 게이티드 링 발진기로 대체하여 회로의 복잡도와 전력 낭비를 줄였다. 제안하는 방식은 링 발진기의 Head switch에 인가되는 Enable 신호의 길이를 조정함으로써 필요한 구간에만 발진기를 동작시키고 임펄스를 생성함으로써 출력 없이 쉬는 시간 동안 낭비되는 전력을 줄였다. 그리고 카운터를 통한 Pulse shaping 방법을 통해 사이드 로브의 발생을 억제하고 주파수 대역 변경을 위해 중심 주파수 변경시 대역폭 변화를 막을 수 있었다. 설계된 UWB 임펄스 생성기는 디지털 비트를 조정함으로써 6.0GHz에서 8.8GHz의 중심 주파수를 변경할 수 있으며 또한 사용 대역폭을 약 1.5GHz로 유지할 수 있음을 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 B
• /
• pp.1199-1201
• /
• 2002

Today, the ceramic transformer becomes widely used for the TFT LCD backlight inverter system thanks to its high efficiency and small size. In this paper, a high efficient inverter system for cold cathode flourescent lamp (CCFL) including PLL controller for tuning the PWM frequency to the frequency that the efficiency of the inverter system becomes maximum is proposed. The control IC implementing this feature will be released by Interpion Co. Ltd. in May 2002.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 B
• /
• pp.1030-1032
• /
• 2002

본 논문은 새로운 개념의 방전 플라즈마 소결 접합장비에 적용된 출력펄스 가변형 저전압, 대전류 사이리스터 정류기의 개발에 대하여 설명하고 있다. 6펄스 형태로 개발된 대용량 출력펄스 가변형 정류기는 공냉식으로 제작되어 기존의 대용량 정류기에서 적용한 수냉식보다 구조가 단순하며 최대 l1600A의 출력을 펄스 단위로 반복적으로 차단 및 전류하는 것이 가능하도록 설계되었다. 전류분배를 위한 버스바의 형태는 기구적인 설계만으로 간단히 대전류를 분배할 수 있도록 하였으며 디지털 연산에 의한 PLL 방식으로 입력 전압의 동기가 필요하지 않다. 시뮬레이션과 실물부하를 연결한 실험을 통해 제안한 방법 및 성능의 우수성을 조사하였다.

• Journal of Korean Neurosurgical Society
• /
• 제46권1호
• /
• pp.65-67
• /
• 2009

The authors report two cases of spontaneous regression of disc herniation at the level adjacent to the anterior lumbar interbody fusion (ALIF) level. This phenomenon may be due to the increased tension on the posterior longitudinal ligament (PLL) by appropriate restoration of the disc height and lumbar lordosis, which is a mechanism similar to ligamentotaxis applied to the thoracolumbar burst fracture.

• Journal of information and communication convergence engineering
• /
• 제8권2호
• /
• pp.197-200
• /
• 2010

The FLL(frequency locked loop) circuit is used to generate an output signal that tracks an input reference signal. The locking time of FLL is short compared to PLL(phase locked loop) circuit because the output signal of FLL is synchronized only in frequency. Also the FLL is designed to allow the circuit to be fully integrated. In this paper, the temperature stable FLL circuit is designed by using full CMOS transistors. When the temperature is varied from $-20^{\circ}C$ to $70^{\circ}C$, the variation of output frequency is about from -2% to 1.6% from HSPICE simulation results.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 V
• /
• pp.2485-2488
• /
• 2003

본 논문에서는 DSP를 이용하여 운동하는 물체의 회전량을 측정하는 실린더형 진동 자이로스코프(이하 자이로) 제어기를 개발하였다. 진동 자이로를 구동하기 위해서는 정밀 진동제어와 신호 처리와 같은 고급 제어 기술이 필요하다. 정밀진동제어는 진동 자이로를 구동하기 위해 필요한 핵심기술로써 기존의 PLL(phase-locked loop)방식은 외부환경에 민감하여 구현이 까다로울 뿐만 아니라 자이로 개개의 고유 진동수가 다르기 때문에 대량 생산에 어려움이 있었다. 또한 자이로 출력 신호로부터 회전량을 검출하기 위해서는 진폭과 당향성 검출의 본 회로뿐만 아니라 잡음 제거와 신호 증폭, 온도 보상과 같은 전처리 과정도 필요하다. 본 논문에서는 DSP를 통해 정밀 진동제어와 잡음 제거, 방향성 검출 등의 기능들을 구현하였으며 증폭과 진폭(회전량) 검출은 아날로그 회로를 이용하였다. 또 한 외부와의 인터페이스를 위해 D/A 회로를 설계하였고 이들을 실험을 통해 검증하였다.

• 전자공학회논문지B
• /
• 제30B권12호
• /
• pp.31-39
• /
• 1993

In the playback signal processing of a digital magnetic recording system, the major signal processing processes consist of pulse equalization. pulse detection, clock recovery, and data recovery. Equalizer which compensates interference occurrde between pulses recorded in high density on a magnetic media is realized by pulse slimming method, and pulse detection by a integrating detector. Clock recovery from the detector output was accomplished by using PLL. and data recovery to reduce noise effects was carried out by utilizing the three sampling clocks recovered in clock recovery process. In this paper these processes are implemented in hardware and its performance is evaluated by experimenting with a commercial DAT. It was found that the playback signal processor proposed is suitable to the practical high density magnetic recording system.