• 센서학회지
• /
• 제26권5호
• /
• pp.348-352
• /
• 2017

In this paper, we propose a high resolution A/D converter for a sensor interface that processes low frequency AC signals. A 6b SAR ADC with low power consumption and a 11b incremental ADC with high resolution are combined together to perform 15b resolution. Conventional hybrid ADC has a disadvantage that it can convert t only DC signal, but in this paper, it is possible to convert data to AC signal by increasing input range of incremental ADC. The decimation filter is implemented on-chip. The designed Hybrid ADC operates at supply voltage of 1.8V and consumes the current of 6.98uA. The OSR (oversampling ratio) is 90. And SFDR, SNDR, ENOB and FoMs are 96.59dB, 88.47dB, 14.4-bit and 139.5dB, respectively.

• 대한자기공명의과학회:학술대회논문집
• /
• 대한자기공명의과학회 2002년도 제7차 학술대회 초록집
• /
• pp.96-96
• /
• 2002

목적： MRI 시스템의 비약적인 발전으로 인하여, 시스템에서 발생되는 noise가 상당히 줄었다. 따라서 시스템에서 발생되는 random noise뿐만 아니라 sampling 과정에서 발생되는 quantization noise도 중요하게 고려하여야 할 요소가 되었다. 특히, MRI 신호의 경우 dynamic range가 크기 때문에 bit 수가 큰 ADC를 이용하여 데이터를 얻어야 한다. 그러나, bit 수가 크고 높은 sampling rate를 갖는 ADC의 경우 가격이 높을 뿐만 아니라, 기존의 장비를 교체해야하는 어려움이 있다. 본 연구는 oversampling과 quantization noise와의 관계를 컴퓨터 시뮬레이션을 통하여 알아보고, MRI영상에서 oversampling을 통하여 quantization noise를 줄임으로써 영상의 질을 개선하고자 한다.

• 한국정보전자통신기술학회논문지
• /
• 제13권1호
• /
• pp.8-16
• /
• 2020

본 논문에서는 polymerase chain reaction (PCR) 응용에 적합한 저잡음 CMOS 이미지 센서에 사용되는 컬럼-패러럴 analog-to-digital converter (ADC) 어레이를 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 CMOS 이미지 센서에 입사된 빛의 신호에 해당하는 픽셀 출력 전압을 디지털 신호로 변환시키는 컬럼-패러럴 ADC 어레이를 위해 하나의 픽셀 폭과 동일한 10㎛ 컬럼 폭 내에 2개의 스위치드 커패시터 적분기와 단일 비트 비교기로 구현하였다. 또한, 모든 컬럼의 모듈레이터를 동시에 구동하기 위한 주변 회로인 비중첩 클록 발생기 및 바이어스 회로를 구성하였다. 제안된 델타-시그마 모듈레이터는 110nm CMOS 공정으로 구현하였으며 12kHz 대역폭에 대해 418의 oversampling ratio (OSR)로 88.1dB의 signal-to-noise-and-distortion ratio (SNDR), 88.6dB의 spurious-free dynamic range (SFDR) 및 14.3비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 970×10 ㎛2 및 248㎼이다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 추계학술대회 논문집 Vol.17
• /
• pp.57-60
• /
• 2004

This paper presents multibit Sigma-Delta ADC using Leslie-Singh Structure to Improve nonlinearity of feedback loop. 4-bit flash ADC for multibit Quantization in Sigma Delta modulator offers the following advantages such as lower quantization noise, more accurate white-noise level and more stability over single quantization. For the feedback paths consisting of DAC, the DAC element should have a high matching requirement in order to maintain the linearity performance which can be obtained by the modulator with a multibit quantizer. Thus a Sigma-Delta ADC usually adds the dynamic element matching digital circuit within feedback loop. It occurs complexity of Sigma-Delta Circuit and increase of power dissipation. In this paper using the Leslie-Singh Structure for improving nonliearity of ADC. This structure operate at low oversampling ratio but is difficult to achieve high resolution. So in this paper propose improving loop filter for single-bit feedback multi-bit quantization Sigma-Delta ADC. It obtained 94.3dB signal to noise ratio over 615kHz bandwidth, and 62mW power dissipation at a sampling frequency of 19.6MHz. This Sigma Delta ADC is fabricated in 0.25um CMOS technology with 2.5V supply voltage.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.405-408
• /
• 2015

오버샘플링 방식을 기본으로 하는 시그마-델타 ADC는 고해상도를 구현할 수 있는 반면 고속 동작 시에는 높은 Signal to Noise and Distortion Ratio (SNDR) 성능을 달성하기 어려운 특성이 있다. 특히 데시메이션 필터의 특성에 따른 고속 ADC의 SNDR의 저하가 크다. 본 논문에서는 고속 동작 시에도 시그마-델타 ADC의 높은 SNDR 제공을 위한 데시메이션 필터의 설계 및 구현을 보인다. 이 데시메이션 필터는 넓은 입력 신호 주파수 대역 내에서 신호의 크기 왜곡을 최소화하기 위해 IIR filter 종류의 Butterworth filter 구조로 구성 하였다. 성능을 검증하기 위해 1-bit, 3차, OSR=64인 시그마-델타 모듈레이터를 포함한 시스마-델타 ADC에 제안된 데시메이션 필터를 적용하여 실험을 하였다. 시뮬레이션 실험을 통해 기존에 널리 쓰이던 CIC(cascaded integrator-comb) 방식의 데시메이션 필터 대비 제안된 Butterworth 구조의 데시메이션 필터가 매우 낮은 통과대역 왜곡을 가지며 따라서 높은 SNDR을 제공한다는 결과를 보인다.

• 한국정보통신학회논문지
• /
• 제19권11호
• /
• pp.2649-2655
• /
• 2015

오버샘플링 방식을 기본으로 하는 시그마-델타 ADC는 고해상도를 구현할 수 있는 반면 고속 동작 시에는 높은 Signal to Noise and Distortion Ratio (SNDR) 성능을 달성하기 어려운 특성이 있다. 본 논문에서는 고속 동작 시에도 시그마-델타 ADC의 높은 SNDR 제공을 위한 데시메이션 필터의 설계 및 구현을 보인다. 이 데시메이션 필터는 통과 대역 내에서 신호의 왜곡을 최소화하기 위해 Butterworth 구조로 구성 하였다. 성능을 검증하기 위해 1-bit, 3차, OSR=64인 시그마-델타 모듈레이터에 제안된 데시메이션 필터를 적용하여 실험을 하였다. 시뮬레이션 실험을 통해 기존에 널리 쓰이던 CIC(cascaded integrator-comb) 방식의 데시메이션 필터 대비 제안된 Butterworth 구조의 데시메이션 필터가 매우 낮은 통과대역 왜곡을 가지며 따라서 높은 SNDR을 제공한다는 결과를 보인다.

• 한국정보전자통신기술학회논문지
• /
• 제13권3호
• /
• pp.184-196
• /
• 2020

본 논문에서는 배터리 관리 시스템 (BMS)에서 2차 전지 배터리를 통해 흐르는 전류의 정밀한 측정을 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 2개의 스위치드 커패시터 적분기, 단일 비트 비교기, 비중첩 클록 발생기 및 바이어스와 같은 주변 회로로 구현하였다. 제안된 구조는 낮은 공통 모드 입력 전압을 가지는 low-side 전류 측정 방법에 적용되도록 설계되었다. Low-side 전류 측정 방법을 사용하면 회로 설계에 부담이 줄어들게 되는 장점을 가진다. 그리고 ±30mV 입력 전압을 15비트 해상도를 가지는 ADC로 분해하기 때문에 추가적인 programmable gain amplifier (PGA)를 구현할 필요가 없어 수 mW의 전력소모를 줄일 수 있다. 제안된 단일 비트 2차 CIFF 델타-시그마 모듈레이터는 350nm CMOS 공정으로 구현하였으며 5kHz 대역폭에 대해 400의 oversampling ratio (OSR)로 95.46dB의 signal-to-noise-and-distortion ratio (SNDR), 96.01dB의 spurious-free dynamic range (SFDR) 및 15.56비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 670×490㎛2 및 414㎼이다.

• Investigative Magnetic Resonance Imaging
• /
• 제8권1호
• /
• pp.42-49
• /
• 2004

목적 : 자기공명영상시스템에서 양자화잡음을 분석하였다. 신호대양자화잡음비를 이론적으로 유도하였고 다양한 자기공명영상시스템에서 신호대양자화잡음비를 계산하였다. 이러한 계산으로부터 고자장영상시스템에서는 양자화잡음이 전체시스템의 신호대잡음비를 결정짓는 주된 잡음원이 될 수 있음을 보였다. 하드웨어의 교체없이 양자화잡음을 줄일 수 있는 방법들을 제시하였다. 대상 및 방법 : 자기공명영상에서 사용되는 Fourier 영상기법에서는 위상 및 주파수 인코딩 방법으로 자기공명신호를 공간주파수 형태의 신호로 변환하여 측정하게 된다. 따라서 공간주파수 영역에서 발생하는 양자화잡음을 재구성된 영상에서의 신호대양자화잡음비로 나타내었다. 컴퓨터 시뮬레이션 및 실험을 통하여 유도된 식의 타당성을 보였다. 결과 : 유도된 식을 이용하여 다양한 주 자장 및 수신 시스템에 대하여 신호대양자잡음비를 계산하였다. 양자화잡음은 신호의 크기에 비례하여 증가하므로 상대적으로 신호가 큰 고자장 시스템에서 보다 큰 문제점으로 부각될 수 있다. 많은 수신 시스템에서 채택하고 있는 16 bits/샘플 양자기로는 양자화 잡음이 고자장 시스템에서 기대되는 신호대잡음비의 향상을 제한할 수 있는 주된 잡음원이 될 수 있음을 보였다. 결론 : fMRI나 spectroscopy를 위하여 자기공명영상의 주 자장은 지속적으로 높아지고 있다. 고자장에서는 신호가 커지고, susceptibility와 스펙트럼의 분리가 커져서 fMRI 나 spectroscopy에 유리한 면이 많다. 양자화잡음은 신호의 크기에 비례하여 증가하기 때문에 만약 양자기의 변환 비트가 충분히 크지 않을 경우 양자화잡음이 커져 신호의 증가에 비례하는 신호대잡음비의 향상을 이룰 수 없다. 이 논문에서는 신호대양자화잡음비를 이론적으로 유도하고, 다양한 자장의 세기 및 수신 시스템에 대하여 신호대양자화잡음비를 계산함으로써 고자장에서, 특히 상대적으로 신호가 큰 3차원영상에서 , 양자화잡음이 전체 시스템의 신호대잡음비를 제한할 수 있는 주된 잡음원이 될 수 있음을 보였다. 근원적인 해결책은 아닐 수 있으나 oversampling과 에코의 센터를 비껴가는 샘플링으로 하드웨어의 향상없이 양자화잡음을 줄일 수 있는 방법을 제시하였다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.52-58
• /
• 2009

심장박동 조절장치를 위한 저전압 저전력 델타 시그마 모듈레이터를 제안하였다. 제안된 회로는 feedforward 구조를 이용한 델타 시그마 모듈레이터 단을 계단식 형태로 설계하였으며, 이를 통하여 저전압 환경에서도 비교적 높은 해상도를 구현할 수 있었다. 인버터 기반의 스위치드 커패시터 회로를 이용하여 전력소모를 최소화하고, 낮은 전압에서도 동작 가능하도록 설계되었다. 제안된 회로는 $0.35-{\mu}m$ CMOS 공정을 이용하여 구현되었으며, 샘플링 주파수가 7.6 kHz 이고 120Hz 대역폭에서 61-dB SNDR, 63-dB SNR, 그리고 65-dB DR 을 가진다. 이때 전력소모는 1-V 전원전압에서 280 nW에 불과하다.

• 대한전자공학회논문지SD
• /
• 제48권10호
• /
• pp.6-14
• /
• 2011

본 논문에서는 배터리의 전류, 전압을 측정하기 위한 analog front-end IC 를 설계 하였다. 회로는 크게 programmable gain instrumentation amplifier (PGIA)와 델타-시그마 모듈레이터로 구성 되어 있다. 델타-시그마 모듈레이터는 2차 단일 비트 구조이고 0.25 ${\mu}m$ CMOS 공정을 사용 하였다. 설계된 회로는 오버 샘플링 비율이 256일 때 2 kHz 신호 대역에서 signal-to-noise ratio (SNR)는 82 dB 의 성능을 가지고, differential nonlinearity (DNL)은 ${\pm}$ 0.3 LSB (16bit 기준), integral nonlinearity (INL)은 ${\pm}$ 0.5 LSB 이다. 전체 소비 전력은 4.5 mW 이다.