• Journal of Power Electronics
• /
• 제15권4호
• /
• pp.1131-1138
• /
• 2015

This study presents an input-powered high-efficiency interface circuit for energy harvesting systems, and introduces a zero standby power design to reduce power consumption significantly while removing the external power supply. This interface circuit is composed of two stages. The first stage voltage doubler uses a positive feedback control loop to improve considerably the conversion speed and efficiency, and boost the output voltage. The second stage active diode adopts a common-grid operational amplifier (op-amp) to remove the influence of offset voltage in the traditional comparator, which eliminates leakage current and broadens bandwidth with low power consumption. The system supplies itself with the harvested energy, which enables it to enter the zero standby mode near the zero crossing points of the input current. Thereafter, high system efficiency and stability are achieved, which saves power consumption. The validity and feasibility of this design is verified by the simulation results based on the 65 nm CMOS process. The minimum input voltage is down to 0.3 V, the maximum voltage efficiency is 99.6% with a DC output current of 75.6 μA, the maximum power efficiency is 98.2% with a DC output current of 40.4 μA, and the maximum output power is 60.48 μW. The power loss of the entire interface circuit is only 18.65 μW, among which, the op-amp consumes only 2.65 μW.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제49권8호
• /
• pp.551-556
• /
• 2000

A zero-voltage-switching(ZVS) programmable power supply employing the ZVS active clamp forward converter is suggested. Through the analysis on operation region of the supply, the constant power region and the maximum current limit region are clearly identified. Furthermore, the duty ratio range corresponding to the variation range of the output voltages and the control scheme at the minimum duty ration region are presented. Finally, in order to vefity the validity of the operation for the proposed power supply, experimental evaluation results obtained on an 1kW prototype power supply for the 198~242VAC input voltage range(220VAC$\pm$10%), the 0~25V output voltage range, and the 100kHz switching frequency are presented.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제51권10호
• /
• pp.581-586
• /
• 2002

To improve the current waveform of diode rectifiers, we propose a new operating principle for the voltage-doubler diode rectifiers. In the conventional voltage-doubler rectifier circuit, relatively large capacitors are used to boost the output voltage, while the proposed circuit uses smaller ones and a small reactor not to boost the output voltage but improve the input current waveform. A circuit design method is shown by experimentation and confirmed simulation. The experimental results of the proposed diode rectifier satisfies the harmonic guide lines. A high input power factor of 97(%) and an efficiency of 98[%] are also obtained. The new rectifier with no controlled switches meet the harmonic guide lines, resulting in a simple, reliable and low-cost at-to dc converters in comparison with the boost-type current-improving circuits. This paper proposes a nonlinear impedance circuit composed by diodes and inductors or capacitors. This circuit needs no control circuits and switches, and the impedance value is changed by the polarity of current or voltage. And this paper presents one of these applications to improve the input current of capacitor input diode rectifiers. The rectifier using the nonlinear impedance circuit is constructed with four diodes and four capacitors in addition to the conventional rectifiers, that is, it has eight diodes and five capacitors, including a DC link capacitor. It makes harmonic components of the input current reduction and the power factor improvement. Half pulse-width modulated (HPWM) inverter was explained compared with conventional pulse width modulated(PWM) inverter. Proposed HPWM inverter eliminated dead-time by lowering switching loss and holding over-shooting.

• Journal of Power Electronics
• /
• 제12권3호
• /
• pp.377-386
• /
• 2012

An interleaved bridgeless buck-boost AC/DC converter is presented in this paper to achieve the characteristics of low conduction loss, a high power factor and low harmonic and ripple currents. There are only two power semiconductors in the line current path instead of the three power semiconductors in a conventional boost AC/DC converter. A buck-boost converter operated in the boundary conduction mode (BCM) is adopted to control the active switches to achieve the following characteristics: no diode reverse recovery problem, zero current switching (ZCS) turn-off of the rectifier diodes, ZCS turn-on of the power switches, and a low DC bus voltage to reduce the voltage stress of the MOSFETs in the second DC/DC converter. Interleaved pulse-width modulation (PWM) is used to control the switches such that the input and output ripple currents are reduced such that the output capacitance can be reduced. The voltage doubler topology is adopted to double the output voltage in order to extend the useable energy of the capacitor when the line voltage is off. The circuit configuration, principle operation, system analysis, and a design example are discussed and presented in detail. Finally, experiments on a 500W prototype are provided to demonstrate the performance of the proposed converter.

• 전력전자학회논문지
• /
• 제21권3호
• /
• pp.224-230
• /
• 2016

In this study, a single-power-conversion series-resonant ac-dc converter with high efficiency and high power factor is proposed. The proposed ac-dc converter consists of single-ended primary-inductor converter with an active-clamp circuit and a voltage doubler with series-resonant circuit. The active-clamp circuit clamps the surge voltage and provides zero-voltage switching of the main switch. The series-resonant circuit consists of leakage inductance $L_{lk}$ of the transformer and resonant capacitors $ C_{r1}$ and $ C_{r2}$. This circuit also provides zero-current switching of output diodes $D_1$ and $D_2$. Thus, the switching loss of switches and reverse-recovery loss of output diodes are considerably reduced. The proposed ac-dc converter also achieves high power factor using the proposed control algorithm without the addition of a power factor correction circuit and a dc-link electrolytic capacitor. A detailed theoretical analysis and the experimental results for a 1kW prototype are discussed.

• 한국전자파학회논문지
• /
• 제19권7호
• /
• pp.771-777
• /
• 2008

본 논문에서는 변형된 시간 지연 기법을 이용한 마이크로파 2차 주파수 체배기가 제안되었다. 제안된 주파수 체배기에서는 입력 신호와 지연된 신호 사이에 발생하는 군지연 시간 부정합을 전압 제어 지연 선로(VCDL)를 이용하여 보상하였다. 가변 슈미트 트리거를 이용한 군지연 시간 정합과 신호 파형의 성형(waveform shaping)으로 인해 원하지 않는 기본 주파수($f_0$)와 3, 4차 고조파 성분들이 충분히 제거할 수 있었다. 결과적으로 출력 단자에서는 오직 2 체배된 주파수 성분($2f_0$)만이 우세하게 나타난다 제안된 주파수 체배기는 1.15 GHz의 기본 주파수에서 설계되었고 TSMC 0.18 $\mu m$ 공정을 이용하여 제작되었다. 입력 신호 전력을 0 dBm 인가하였을 때, 2차 체배된 출력 주파수 성분의 측정된 전력은 2.57 dBm이었다. 2차 체배된 주파수 성분에 대해 $f_0,\;3f_0$, 그리고 $4f_0$ 성분의 제거율은 각각 43.65, 38.65, 그리고 35.59 dB이다.

• 대한전자공학회논문지TC
• /
• 제41권10호
• /
• pp.109-117
• /
• 2004

본 논문에서는 VCDRO, GaAs MESFET, 반사기 등을 이용하여 주파수 체배기 형테로 구성한 K-대역 국부발진기를 설계하고 제작하여 특성을 실험하였다. VCDRO은 위상잡음특성을 개선하기 위하여 저잡음 특성을 가지며 플리커 잡음이 적은 MESFET를 선택하였으며 Q값이 큰 유전체 공진기를 사용하여 선택도를 높였다. 특히, 제안된 주파수 체배기는 반사기와 대역저지필터를 사용함으로써, 일반적인 체배기에 비해 회로의 크기를 줄이고, 고조파 억압특성을 개선했을 뿐만 아니라 더 좋은 변환이득을 얻었다. 제작된 VCDRO의 특성을 측정한 결과, 중심 주파수 12.05 Uh에서 5.8 dRm의 출력 전력과 -37.98 dBc의 고조파 억압, 100 Khz offest 주파수에서 -114 dBc의 위상잡음 특성을 얻을 수 있었으며, 주파수 체배기의 특성을 측정한 결과, 5.8 dBm의 입력신호에 대해 출력 주파수인 24.10 GHz에서 출력 전력은 1.755 dBm이고, 변환이득은 1.482 dB, 고조파 억압은 -33.09 dBc, 100 kHz offset 주파수에서 -98.23dBc의 위상잡음 특성을 얻었다. 주파수 체배 기법을 이용하여 제작된 발진기는 K-대역에서 국부발진기로 이용될 수 있음을 확인하였다.

• 전력전자학회논문지
• /
• 제19권1호
• /
• pp.23-30
• /
• 2014

This paper proposes a single power-conversion ac-dc converter with a dc-link capacitor-less and high power factor. The proposed converter is derived by integrating a full-bridge diode rectifier and a series-resonant active-clamp dc-dc converter. To obtain a high power factor without a power factor correction circuit, this paper proposes a suitable control algorithm for the proposed converter. The proposed converter provides single power-conversion by using the proposed control algorithm for both power factor correction and output control. Also, the active-clamp circuit clamps the surge voltage of switches and recycles the energy stored in the leakage inductance of the transformer. Moreover, it provides zero-voltage turn-on switching of the switches. Also, a series-resonant circuit of the output-voltage doubler removes the reverse-recovery problem of the output diodes. The proposed converter provides maximum power factor of 0.995 and maximum efficiency of 95.1% at the full-load. The operation principle of the converter is analyzed and verified. Experimental results for a 400W ac-dc converter at a constant switching frequency of 50kHz are obtained to show the performance of the proposed converter.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.93-100
• /
• 2009

본 논문에서는 전하 펌프(charge pimp) 방식의 전압 더블러(voltage doubler) 구조를 이용한 4채널 DC-DC 컨버터 개발을 소개한다. 무선 통신 트랜시버 내부에 위치하는 FEM(Front End Module)에서의 사용을 목표로 연구 개발 중인 정전 용량형 SP4T RF MEMS 스위치 구동용 DC-DC 컨버터를 개발하였다. 소비 전력이 적으며 작은 면적을 차지하는 전하 펌프 구조와 10MHz 스위칭 주파수를 이용하여 3.3V에서 $11.3{\pm}0.1V$, $12.4{\pm}0.1V$, $14.1{\pm}0.2V$로 승압한다. 전압 레벨 변환기(Voltage level shifter)를 이용하여 DC-DC 컨버터의 출력을 3.3V 신호로 선택적으로 온오프(on/off) 할 수 있으며 정전 용량형 MEMS 기기에 선택적으로 전달할 수 있도록 구현하였다. 칩 외부에 수동 소자를 추가하지 않고 칩 내부에 CMOS 공정 중에 제작된 저항과 커패시터만으로 원하는 출력을 낼 수 있도록 설계하였다. 전체 칩의 크기는 패드를 포함하여 $2.8{\times}2.1mm^2$이며 소비 전력은 7.52mW, 7.82mW, 8.61mW이다.

• 전력전자학회논문지
• /
• 제14권4호
• /
• pp.315-322
• /
• 2009

기존의 부스트 컨버터는 출력 전압이 커질수록 스위치와 다이오드의 전압, 전류 스트레스가 커지고 다이오드 역 방향회복에 의한 서지로 인해 실제 사용 가능한 승압비가 제한된다. 본 논문에서는 고승압 응용에 적합한 새로운 비절연 부스트 컨버터를 제안한다. 제안한 컨버터는 듀티비 0.5로 약 6배의 승압비를 가지며 CCM에서도 ZVS 스위칭이 가능하므로 넓은 ZVS 영역을 갖는다. 또한 스위치와 다이오드 전압정격이 출력전압의 1/3로 작고 인터리빙이 가능하여 입출력 수동소자의 정격도 작다. 다이오드도 ZCS 턴오프 동작으로 인해 역방향 회복에 의한 서지가 거의 없다. 제안하는 컨버터의 동작원리를 설명하였고 이론적 해석과 시뮬레이션 및 실험을 통해 타당성을 검증하였다.