• 대한전자공학회논문지
• /
• 제27권1호
• /
• pp.30-36
• /
• 1990

Context-free language can be recognized by Cocke-Younger-Kasami algorithm. This algorithm is a class of polyadic-nonserial dynamic programming technique and has the O(n**3) time complexity. In this paper, a one-dimensional systolic array for recognition of context-free language is designed. The designed triangle type two-dimensional array is projected and transformed to an one-dimensional array. The designed one-dimensional array has n processing elements and \ulcornern+1)/2\ulcorner(n-1)+3n-1 time units to process the algorithm (n is the length of input string). The time complexity is O(n\ulcorner.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1988년도 한국자동제어학술회의논문집(국제학술편); 한국전력공사연수원, 서울; 21-22 Oct. 1988
• /
• pp.782-785
• /
• 1988

A two-dimensional positioning system by use of an M-array is proposed. An M-array pattern, which is known as one of the two-dimensional pseudorandom array, is attached on an object to be positioned. The M-array pattern is observed by a TV camera and crosscorrelated with the reference M-array. The maximum of the two-dimensional crosscorrelation function is sought by two-dimensional servo system. This method of positioning can be used in very noisy circumstances.

• 한국통신학회논문지
• /
• 제25권4B호
• /
• pp.708-714
• /
• 2000

본 논문에서는 쿼드-트리 방식을 이용한 프랙탈 영상압축 알고리즘의 고속화를 위한 1-차원 VLSI 어레이를 제안한다. 먼저, 순차적 Fisher 알고리즘을 단일할당코드 알고리즘으로 변환하여 데이터의존 그래프를 구현하였다. 구해진 데이터의존 그래프를 최적의 방향으로 투영시켜 2-차원 어레이를 설계하고, 구해진 2-차원 어레이를 변형하여 1-차원 VLSI 어레이를 설계하였다. 설계한 1-차원 VLSI 어레이에서 치역블록 및 정의블록을 입력하는 핀과 처리요소의 내부 연산장치를 고유함으로써 입출력 핀의 수를 줄이고 처리요소의 구조를 간단하게 했다. 또한 각 블록크기에 대한 연산을 위한 처리요소를 재사용하여 처리요소의 이용률을 높였다. 512$\times$512 그레이-스케일 영상의 프랙탈 1-차원 VSLI 어레이의 동작은 컴퓨터 시뮬레이션을 통하여 검증하였다.

• 한국재료학회지
• /
• 제13권11호
• /
• pp.708-710
• /
• 2003

One-dimensional array of InAs quantum dots (QDs) have been grown on V-grooved GaAs substrates by low-pressure metalorganic chemical vapor deposition. Atomic force microscope images show that InAs QDs are aligned in one-dimensional rows along the ［011］oriented bottom of V-grooves and no QDs are formed on the sidewalls and the surface of mesa top. Capability to grow one-dimensional InAs QDs array would feasible for the single electron tunneling devices and other novel quantum-confined devices.

• 정보학연구
• /
• 제10권3호
• /
• pp.33-45
• /
• 2007

Systolic Array Processor is used for designing the special purpose processor in Digital Signal Processing, Computer Graphics, Neural Network Applications etc., since it has the characteristic of parallelism, pipeline processing and architecture of regularity. But, in case of using general design method, it has intial waiting period as large as No. of PE-1. And if the connected system needs parallel and simultaneous outputs, processor has some problems of the performance, since it generates only one output at each clock in output state. So in this paper, one dimensional Systolic Array Processor that is designed according to the dependance of data and operations using the partitioned sub-matrix is proposed for the purpose of improving the performance. 1-D Systolic Array using 4 partitioned sub-matrix has efficient method in case of considering those two problems.

• 대한전자공학회논문지
• /
• 제11권4호
• /
• pp.1.1-11
• /
• 1974

변경의 Parameter를 제어 함으로써 임의의 조합논리함수를 이차원가변논리회로로 실현하는 일반적이고 조직적인 방법을 개발하였다. n변수-n출력 조합논리회로의 진리치표를 상태할당에 의해서 상태가의 변환으로 포착하여 이를 다치일변수 영리수수의 실현문제로 취급하였다. 이 다위일변수 함수집합이 정규결합연산에 환하여 반군을 이룬다는 사실에 착안하여 3개의 기저함수를 정의하고 이 기저함수에 의하여 임의의 다치일변수함수를 생성하는 기저함수렬의 조직적 구성법을 구하였다. 기저함수를 실현하는 기본회로를 단위회로의 일차원 배열로 구성하고 오직 하나의 기본회로만으로 3개의 기저함수외에도 몇개의 기저함수의 계열과 또 기저함수의 역함수를 실현하도록 하였다. 이 기본회로를 이차원으르 배열하고 변경의 parameter만을 적절히 설정 함으로써 임의의 조합논리회로를 실현하는 알고리즘을 구성하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.14-16
• /
• 1988

With the development of VLSI technology, research on special processors for high-speed processing is on the increase and studies are focused on designing VLSI-oriented processors for signal processing. This paper processes a one-dimensional systolic array for Discrete Hartley Transform implementation and also processes processing element which is well described for algorithm. The discrete Hartley Transform(DHT) is a real-valued transform closely related to the DFT of a real-valued sequence can be exploited to reduce both the storage and the computation requried to produce the transform of real-valued sequence to a real-valued spectrum while preserving some of the useful properties of the DFT is something preferred. Finally, the architecture of one-dimensional 8-point systolic array, the detailed diagram of PE, total time units concept on implementation this arrays, and modularity are described.

• Journal of applied mathematics & informatics
• /
• 제42권3호
• /
• pp.483-497
• /
• 2024

Isometric array grammar is one of the simplest model to generate picture languages, since both sides of its production rule have the same shape. In this paper, we have introduced isometric fuzzy regular array grammars to generate isometric fuzzy regular array languages and discussed its closure properties. Also, the relation between isometric fuzzy regular array grammar and boustrophedon fuzzy finite automata has been discussed. Moreover, we study the relation between two dimensional fuzzy regular grammars with returning fuzzy finite automata and boustrophedon fuzzy finite automata. Further, the hierarchy results of these three classes of languages have been discussed.

• 전자공학회논문지SC
• /
• 제39권5호
• /
• pp.34-42
• /
• 2002

본 논문에서는 움직임 추정을 위한 블럭정합 알고리즘의 고속 처리를 위한 VLSI 어레이의 구조를 설계하였다. 완전탐색 블럭정합 알고리즘의 데이터 의존관계로부터 일차원 시스톨릭 어레이를 유도했다. 제안된 일차원 시스톨릭 어레이에 입력된 데이터와 제어신호는 인접한 처리요소를 통해서 전달되어 재사용된다. 따라서 제안된 시스톨릭 어레이는 시간 및 공간적 지역성을 만족한다. 데이터와 제어신호의 입출력 핀은 일차원 어레이의 시작과 끝의 처리요소에만 존재한다. 이 구조는 입력포트의 수가 적으며, 모듈러 확장성을 갖는다. 기준블럭과 최대탐색거리가 확장된 경우에 제안된 어레이를 연결하여 움직임 추정기를 구성할 수 있다.

• 한국전자파학회논문지
• /
• 제11권4호
• /
• pp.514-522
• /
• 2000

본 논문에서는 위상천이기 없이 전 방향으로 빔의 주사를 가능하도록 하기 위해 기존의 능동 위상배열 안테 나의 슬롯라인 결합구조를 이용하여 패치 안테나와 능동 소자를 Via-hole을 이용하여 접합함으로써 $4\times4$ 능동 위상배열 안테나를 설계하고 제작하여 그 특성을 고찰하였다. 제안된 이차원 능동 위상배열 안테나는 슬롯라인 결합구조를 이용하여 기생방사 결합에 의한 방사패턴의 왜곡울 방지하고, 전체 안테나의 크기도 최소화하며 F FET의 바이어스 전압 조정으로 발진 주파수를 조정할 수 있도록 하였다 .. $4\times4$ 소자를 이용하여 주파수 12.5 GHz에서 발진 주파수가 locking하는 배열된 능동 위상배열 안테나의 일차원 빔 주사 범위는 브로드사이드로부터 $-17^{\circ}~18^{\circ}$로 나타났고, 시율레이션 결과와 대체로 일치했으나 사이드 로브 레벨이 약간 높게 나타났 다. 이차원 빔 주사를 이용하여 $\phi_0=45^{\circ}$일 때의 빔 주사 범위는 $-5^{\circ}~10^{\circ}$로 나타났다. 이를 이용하여 2차원 빔 주사에 응용할 수 있음을 확인하였고, 이것은 위성을 이용한 방송 및 통신 시스탬이나 radar 시스댐에 응용될 수 있을 것이다.