

# 可變論理素子에 依한 論理函數의 實現에 關한 研究

(A Study on the Realization of Logical Functions by  
Flexible Logical Cells)

林 濟 鐸\*  
(Lim, Chae Tak)

## 要 約

邊境의 Parameter를 制御 함으로써 任意의 組合論理函數를 二次元可變論理回路로 實現하는一般的이고 組織的의 方法을 開發하였다.

$n$ 變數- $n$ 出力 組合論理回路의 真理值表를 狀態割當에 依해서 狀態間의 變換으로 捕捉하여 이를 多值一變數 論理函數의 實現問題로 取扱하였다. 이 多值一變數 函數集合이 正規結合演算에 관하여 半群을 이룬다는事實에 着眼하여 3個의 基底函數를 定義하고 이 基底函數에 의하여 任意의 多值一變數函數를 生成하는 基底函數列의 組織의 構成法을 求하였다.

基底函數를 實現하는 基本回路를 單位回路의 一次元 配列로 構成하고 오직 하나의 基本回路만으로 3個의 基底函數外에도 몇개의 基底函數의 系列과 또 基底函數의 逆函數를 實現하도록 하였다. 이 基本回路를 二次元으로 配列하고 邊境의 parameter를 適切히 設定 함으로써 任意의 組合論理回路를 實現하는 알고리즘을 構成하였다.

## Abstract

A general and systematic method of organizing two-dimensional flexible cellular array which is capable of realizing arbitrary combinational switching function is developed.

A set of  $n$  functions of  $n$  variables is transformed to  $r$ -valued functions of one variable. This set of functions form a semigroup under the normal operation which is defined in this paper.

A systematic method of generating any functions using three base functions is presented. Three basic networks which are capable of realizing three base functions are designed using only one one-dimensional array.

The algorithm is presented for realizing arbitrary combinational switching functions by organizing this basic array in two-dimensional cellular array and by appropriately setting the parameters on the edge of the array.

## 1. 序 論

論理素子가 그 内部接續을 制御함으로서 여려種類의

論理機能을 취하도록 되어 있을 때 이를 可變論理素子(flexible logical cell)라 하며 이와같은 可變論理素子를 規則的으로 배열하여 얻는 可變論理回路를 使用하여 所要의 論理函數를 實現하려는 것이 可變論理 方式으로서 Cellular logic의 一分野이다.

Cellular logic은 구조와 기능이 同一하거나 或은 비

\* 正會員, 漢陽大學校 工科大學, 電子工學科  
Dept. of Electronic Engin., College of Engin.  
Hanyang Univ.

接受日字: 1974. 8. 8

수학 論理素子(cell; 이를 單位回路라 부르기로 한다)를 多數 規則的으로 配列하여 이루어지는 論理回路網을 解析 및 合成하기 為한 數學的인 model과 技術을 다루는 스윗칭 理論의 한 分野이다. Cellular logic은 回路網의 集積화와 關聯해서 重要한 研究 課題로 臨頭하였다.

Cellular logic에 관한 理論的研究로서는 E.L. Post<sup>(1)</sup>의 反復시스템을 그 嘴矢라 할 수 있지만 工學의 인立場에 立却한 本格의 研究는 K.K. Maitra<sup>(2)</sup>로 부터 始作된다. 그는 2入力 1出力의 單位回路를 繼續接續한 所謂 Maitra cascade를 提案하고 이 回路網으로는 모든 論理函數을 合成할 수는 없으며 實現可能한 函數의 數는  $n$ 變數인 경우  $R_n = 0.8(3 \cdot 6^{n-1} + 2)$ 임을 밝혔다. R.C. Minnick<sup>(3)</sup>은 Maitra cascade로 實現可能한 모든 函數를 實現하기 為해서는 單位回路가 6가지 函數를 實現하는 기능만 가지면 充分하다는 證明을 하였다. 그는 또 이터한 單位回路를 二次元으로 配列하여 각 單位回路의 機能을 cutpoint에서 制御함으로서 任意의 函數를 實現하였다. R.A. Short<sup>(4)</sup>는 出力を 하나 增加한 單位回路의 繼續接續, 即 2 rail cascade로 任意의 論理函數를 實現하는 알고리즘을 提示함으로서 一次元 配列에 의한 Cellular logic의 문제를 一應 解決하였다. 그러나 이에 까지의 解析手法은 論理函數의 分解(decomposition)가 主體가 되어 있어서 理論의 深密성이 缺如되어 있고 統一的인 取扱에도 無理가 있었다. M. Yoeli<sup>(5)</sup>, B. Elspas<sup>(6)</sup> 等은 群函數의 概念을 導入하여 回路網을 解析하고 任意의 多出力回路網을  $2^n$  程度의 單位回路를 使用하여 合成할 수 있는一般的인 알고리즘을 數學的으로 求함으로서 理論의 严密性을 補強하였다.

以上은 一次元의 Cellular array를 對象으로 한 것인데 實際의 回路를 製作하는 立場에서 생각할 때 基本的인 構成은 二次元이 되므로 그의 性質과 合成法을 研究하는 것이 實用的인 面에서 極히 重要한 問題가 된다. 그러나 二次元 Cellular array에 對한 統一的인 一般理論은 아직 없으며 各論의 構成法에 관한 研究가 大部分이다.

二次元 array에 관한 R.C. Minnick의 研究에 關해서는 前述하였다. C.D. Weiss<sup>(7)</sup>는 二次元 Cellular array의 最適合成法에 關해서 論하였다. 最近 A. Maruoka, N. Honda<sup>(8)</sup>는 cutpoint cell에 關하여 逐次적으로 論하고  $n$ 入力 1出力 可變論理素子의 可變範圍와 實現可能한 函數와의 關係를 求하였다.

Cellular array에 依해서 組合論理回路를 合成 하려는 지금까지의 研究를 考察하면 다음과 같은 特징을 抽

出할 수 있다.

(1) 單位回路 機能固定型(fixed cell-function type array)

(2) 單位回路 機能可變型(variable cell-function type array)

(1)의 單位回路 機能固定型 에서는 各 單位回路가 實現하는 論理機能은 固定되어 있고 所要의 論理函數는 이들 單位回路間의 相互 接續構造를 指定함으로서 實現한다.

(2)의 單位回路 機能可變型에서는 各 單位回路가 實現하는 論理機能은 cutpoint 技法<sup>(3)</sup> 等에 依해서 變更할 수 있도록하고 所要의 論理函數는 接續構造가 固定된 配列에서 必要한 單位回路의 기능을 指定함으로서 實現한다.

여기에서 現代 集積回路 技術의 要諦을 살펴보면서 이들 方법의 問題點을 把握할 수 있다. 多數의 素子로 되는 복雜한 回路機能을 單一 silicon chip 上에 實現하려는 集積回路技術은 大規模集積(LSI)으로 현저하게 發展하고 있다. monolithic LSI의 한 例를 든다면 silicon 素子의 크기는 約 0.01~0.1mm<sup>2</sup>, silicon wafer의 크기는 直徑 約 50mm에 達하고 1 wafer上에 形成할 수 있는 素子數는 數萬에 이르러 NAND 程度의 單位回路로 換算해서 數百~數千回路에相當한다.

이와같이 一基板上의 回路機能이 高度化함에 따라 gate當의 端子數는 極力 減少하도록 하지 않으면 안된다. 이는 첫째 LSI의 silicon chip 表面을 一邊의 길이가  $l$ 인 正方形이라 假定한다면 gate數는 面積  $l^2$ 에 比例하여 增加하는데 對하여 端子電極의 外部接續可能數는 周邊長  $4l$ 에 比列하여 증가할 뿐이며, 둘째의 理由는 實裝上の 制約에 基因하는 것이다. 即 silicon chip 周邊의 電極밀도는 5~10個/mm이며 LSI chip을 print板에 積載하고 LSI chip의 周邊電極을 擴大하는데 約 10倍의 周邊長을 要하여 chip面積의 約 100倍의 面積을 端子電極과 配線에 허비하게 되어 LSI가 갖는 本質의 小形化의 利點을 현저히 阻害하기 때문이다. 따라서 LSI에 있어서 gate當의 端子數를 減少하는 것이 매우 重要하며 이 문제는 集積度가 增加함에 따라 더욱 深刻하게 된다.

그런데 上記한 두가지 型에서는 單位回路의 構造或是 單位回路의 接續構造를 變更해야 하기 때문에 모든 單位回路에 接近할 수 있어야 된다. 따라서 端子數가莫大하게 되기 때문에 集積度가 더욱 增加할 경우 適用이 不可能하게 될 수도 있다.

單位回路의 構造, 單位回路의 接續構造兩方을 모두 固定하는 方法을 고려할 수도 있으나 이것은 또

集積度가 增加함에 따라 回路의 種類數가 指數函數的으로 增加한다는 致命의 問題에 부딪치게 된다. 例를 들면 2 變數인 경우에는 8種類의 相異한 回路가 必要하지만 6變數인 경우에는  $10^{16}$ 種類라는 天文學의 인 數字가 된다.

이러한 難點을 解決하는 方法으로 中庸의 길을 擇하기로 한다. 即 邊境에 있는 單位回路의 構造만을 可變으로 하는 可變論理方式을 使用하여 端子數의 增加, 回路種類數의 增加라는 兩極의 壁을 피하자는 것이다.

本 論文은 邊境의 parameter만을 制御함으로서 任意의 2值  $n$ 變數  $n$ 出力 組合論理回路를 二次元 可變論理回路網으로 實現하는一般的이고 組織의 인 方法에 關한 것이다.

$n$ 變數  $n$ 出力 組合論理回路의 真理值表를 適切한 狀態剖當에 依해서 狀態間의 變換을 捕捉함으로서 이를 多值 1變數 論理函數의 實現問題로 變換한다. 多值一變數函數集合이 正規結合演算子에 의한 結合에 관하여 半群을 이루며 半群의 生成元이 三種類인 事實에着眼하여 3個의 基底函數를 定義하고 이 基底函數를 正規結合演算子로 結合한 基底函數列의 形式으로 任意의 多值一變數函數를 生成하는 組織의 인 方法을 求한다.

基底函數를 實現하는 基本回路를 單位回路의 一次元 array로 構成하고 基底函數列에 對應하는 基本回路列에 依해서 任意의 2值  $n$ 變數  $n$ 出力 組合論理回路를 實現하는 알고리즘을 求한다. 單位回路을 適切히 設計함으로서 基本回路가 基底函數 뿐만 아니라 몇개의 基底函數의 系列과 基底函數의 逆函數를 實現할 수 있도록 하고 이렇게 함으로서 基本回路列의 數를  $\frac{1}{2}$  程度로 減少할 수 있음을 보인다.

## 2. 2值多變數多出力函數와 多值 1變數函數

그림 1은 組合論理回路(以下 回路라 한다)의 블럭圖(block diagram)이다. 여기에서 入力과 出力은 각각 有限集合  $D=\{0, 1\}$  위의  $n$ 組  $i=(x_1, x_2, \dots, x_n)$ 과  $v=(y_1, y_2, \dots, y_n)$ 으로 表現할 수 있다. 即 回路의 入力 심벌(symbol)은 集合  $D$ 위의  $n$ 組이고 모든 入力 심벌의 集合을 入力 알파벳(alphabet)이라 한다. 出力에 對해서도 同樣으로 定義한다.  $I$ 를 入力 알파벳,  $V$ 를 出力 알파벳이라 하면

$$I=\{i|i\text{는 入力 심벌}\}$$

$$V=\{v|v\text{는 出力 심벌}\}$$

그림 1과 같은 回路의 機能은  $I$ 와  $V$ 를 對應시키는 真理值表를 通으로써 一意의 으로 規定되어 回路의  $I$ 에




그림 1 組合論理回路의 블럭 圖

Fig.1 Block diagram of the combinational switching circuit.

서  $V$ 에의 寫像(變換)은 그 回路가 表現하는 論理函數이다.

$i=(x_1, x_2, \dots, x_n)$	$v=(y_1, y_2, \dots, y_n)$
$i_0=0 0 \cdots 0$	$v_0$
$i_1=0 0 \cdots 1$	$v_1$
$\vdots$	$\vdots$
$i_{2^n-1}=1 1 \cdots 1$	$v_{2^n-1}$

표 1 論理函數의 真理值表示

Table 1 The truth table representation of a switching function

人 力 狀 態	出 力 狀 態
$a_1$	$b_1$
$a_2$	$b_2$
$\vdots$	$\vdots$
$a_{2^n}$	$b_{2^n}$

표 2 回路의 狀態表表示

Table 2 The state table representation of a network.

표 1의 真理值表에서 入力 심벌과 出力 심벌을 각각 하나의 狀態로 對應시킨다면 回路의 動作은 표 2와 같은 狀態表로 간단히 表示된다.

實際回路의 入力 狀態集合은 有限集合이며 다음 章의 狀態剖當法에 依하면 正의 整數  $a_1, a_2, \dots, a_r(r=2^n)$ 의 離散值를 갖는다. 이  $r$ 個의 狀態를 要素로 하는



$x$	$a_1 \ a_2 \ a_3 \ \dots \ a_{r-3} \ a_{r-2} \ a_{r-1} \ a_r$
$h_2(x)$	$a_1 \ a_2 \ a_3 \ \dots \ a_{r-3} \ a_{r-1} \ a_r \ a_{r-2}$
$x$	$a_1 \ a_2 \ a_3 \ \dots \ a_{r-3} \ a_{r-2} \ a_{r-1} \ a_r$
$f_2(x)$	$a_1 \ a_2 \ a_3 \ \dots \ a_{r-3} \ a_{r-2} \ a_r \ a_{r-1}$
$f_2f_1(x)$	$a_2 \ a_3 \ a_4 \ \dots \ a_{r-2} \ a_{r-1} \ a_1 \ a_r$
$f_2f_1f_2(x)$	$a_2 \ a_3 \ a_4 \ \dots \ a_{r-2} \ a_r \ a_1 \ a_{r-1}$
$f_2f_1f_2f_1(x)$	$a_3 \ a_4 \ a_5 \ \dots \ a_{r-1} \ a_1 \ a_2 \ a_r$
$(f_2f_1)^2f_1^{r-2}(x)$	$a_1 \ a_2 \ a_3 \ \dots \ a_{r-3} \ a_{r-1} \ a_r \ a_{r-2}$

一般的으로

$$\text{iii) } h_k(x) = (f_2f_1)^k f_1^{r-k}(x)$$

$x$	$a_1 \ a_2 \ a_3 \ \dots \ a_{r-k} \ \dots \ a_{r-3} \ a_{r-2} \ a_{r-1} \ a_r$
$h_k(x)$	$a_1 \ a_2 \ a_3 \ \dots \ a_{r-k+1} \ \dots \ a_{r-2} \ a_{r-1} \ a_r \ a_{r-k}$

$$\text{iv) } h_{r-1}(x) = f_1(x)$$

다음에 이들 기본函數  $h_1, h_2, \dots, h_{r-1}$ 을 使用하여 주어진任意의函數  $g$ 를構成한다.函數  $g$ 에 依한寫像에 있어서終集合  $B(=A)$ 의要素  $a_i$ 으로寫像되는始集合  $A$ 의要素를 가령  $a_i$ 라 할때函數  $h_{r-1}$ 을使用하여

$$\varphi_1 = h_{r-1}^{r-i+1}$$

을構成하면 이函數  $\varphi_1$ 은

$$\varphi_1(a_i) = a_1$$

을만족한다. 이것은任意의  $a_i$ 에對하여  $h_{r-1}$ 을最高  $(r-1)$ 回使用하여構成할수있다. 다음에終集合  $B$ 의要素  $a_2$ 에寫像되는始集合  $A$ 의要素를  $a_i$ 라하면  $\varphi_1$ 에函數  $h_{r-2}$ 를  $m_2$ 回結合함으로서

$$\varphi_2(x) = \begin{cases} a_1, & x=a_i \text{ 일때} \\ a_2, & x=a_i \text{ 일때} \end{cases}$$

를滿足하는函數를構成할수있다.

$$\text{즉 } \varphi_2 = h_{r-1}^{r-i+1} h_{r-2}^{m_2}$$

여기에서

$$m_2 = \text{mod}_{(r-2+1)}(l)$$

$$l = \text{mod}_r\{r - (j-i)\}$$

로서  $m_2$ 는最高  $(r-2)$ 가된다.以下同一한手順을反復하여一般的으로

$$\varphi_k = h_{r-1}^{m_1} h_{r-2}^{m_2} \cdots h_{r-k}^{m_k}$$

$$m_k = \text{mod}_{(r-k+1)}(l)$$

$$l = \text{mod}_r\{r - (j-i)\}$$

를構成하면  $\varphi_k$ 는

$$\varphi_k(x) = \begin{cases} a_1, & x=a_i \text{ 일때} \\ a_2, & x=a_j \text{ 일때} \\ \vdots & \vdots \\ a_k, & x=a_{(k)} \text{ 일때} \end{cases}$$

를滿足한다.이와같이하여函數  $\varphi_{r-1}$ 을構成하면函數

$\varphi_{r-1}$ 은주어진函數  $g$ 와同一한寫像이된다.

[定理 2] 定理 1의 非縮退 1變數函數  $f_1, f_2$ 를 使用하여

$$G^{(1)} = \{f_1, f_2\}$$

$$G^{(j)} = \{\xi f_1, \ \xi f_2 | \forall \xi \in G^{(j-1)}\}$$

$$F^{(j)} = G^{(1)} \cup G^{(2)} \cup \dots \cup G^{(j)}$$

로非縮退 1變數函數集合  $F^{(j)}$ 를定義한다. 이  $F^{(j)}$ 가  $j=l_1$ 일 때 바로소非縮退 1變數函數全部를包含한다면  $l_1$ 은

$$u_1 = (r-1)(r-2)(5r-3)/6 - 1 \dots \dots \dots (5)$$

以下即,

$$l_1 \leq u_1$$

이다.

[證明] 非縮退 1變數函數의構成의證明에서基本函數  $h_1, h_2, \dots, h_{r-1}$ 을構成하는데必要한  $f_1, f_2$ 의使用回數 및  $\varphi_j$ 를構成하는데必要한  $h_{r-j}$ 의最大使用回數를표3에表示한다.

函數 $h_i$	$h_i$ 構成時 $f_1, f_2$ 의使用回數	$\varphi_j$ 構成時 $h_{r-j}$ 의最大使用回數
$h_{r-1} = f_1$	1	$r-1$
$h_{r-2} = (f_2f_1)^{r-2}f_1^2$	$2(r-2)+2$	$r-2$
$\vdots$	$\vdots$	$\vdots$
$h_k = (f_2f_1)^k f_1^{r-k}$	$2k+r-k (=k+r)$	$k$
$\vdots$	$\vdots$	$\vdots$
$h_2 = (f_2f_1)^2 f_1^{r-2}$	$2 \cdot 2 + r - 2$	2
$h_1 = f_2$	1	1

표 3 構成基本函數 最大使用回數表

Table 3 Maximum number of basic functions used

따라서任意의函數를生成하는데는最高

$$r + \sum_{k=2}^{r-2} (r+k)k = (r-1)(r-2)(5r-3)/6 - 1$$

回基底函數를使用하면된다.

### 3-2. 1變數函數의最少基底函數에 依한實現

지금까지非縮退 1變數函數에 관해서考察했는데 여기에서는縮退 1變數函數에 관해서記述한다.

[定理 3] 定理 1에서定義한非縮退 1變數函數  $f_1, f_2$

$$\text{및 } f_3(x) = \begin{cases} a_r, & x=a_{r-1} \text{ 일때} \\ x, & x \neq a_{r-1} \text{ 일때} \end{cases}$$

로定義되는縮退 1變數函數  $f_3$ 는正規結合演算子에관하여  $R$ 의最少基底를이룬다.

[證明] i) 最少基底函數로서는적어도3개의函數가必要함의證明

a) 非縮退 1變數函數集合  $P$ 의 要素를 모두 生成하기 為해서는 적어도 2개의 非縮退 1變數函數가 必要한은 前述하였다. 한편 非縮退 1變數函數에 依해서 縮退 1變數函數를 生成할 수 없는 것은明白하다. 따라서 縮退 1變數函數가 적어도 하나는 必要하다.

b) 非縮退 1變數函數 하나와 縮退 1變數函數 하나만을 갖아고서도 亦是 모든 1變數函數를 生成할 수는 없다. 왜냐하면 非縮退 1變數函數 하나 만으로는 非縮退 1變數函數集合의 要素 모두를 生成할 수는 없기 때문이다. 만일 縮退 1變數函數를 한번이라도 使用하면 非縮退 1變數函數集合의 要素 모두를 生成할 수는 없는 것이다.

以上 a), b)의 結果로 부터 1變數函數集合  $R$ 의 要素全部를 生成하기 為해서는 적어도 非縮退 1變數函數 2개, 縮退 1變數函數 1개를 必要로 한다.

ii)  $f_1, f_2, f_3$ 가 最少基底로서 充分하다는 構成的 證明

1變數函數集合  $R$ 의 任意의 要素인 函數  $g$ 가 주어졌을 때 函數  $f_1, f_2, f_3$ 를 使用하여 函數  $g$ 를 組織的으로 構成한다.

$g$ 가 非縮退 1變數函數일 때  $g$ 의 組織的 構成法에 관해서는 既述하였으므로 여기에서는  $g$ 가 縮退 1變數函數라 假定한다.

주어진 任意의 縮退 1變數函數  $g$ 에 의한 寫像에 있어서 終集合  $B$ 의 要素數가 始集合  $A$ 의 要素數보다  $m$ 個 적을 경우 函數  $g$ 에 依해서  $m$ 個의 縮退가 일어났다고 말한다. 여기에서  $m \leq r-1$ 이다.

1個의 縮退에는 1組의 2對1 寫像이 對應한다. 이때 終集合  $B$ 의 要素中에서 이 要素에 寫像되는 始集合  $A$ 의 要素가 2個 있을 경우 이 要素를 重複要素라 부르고  $a^*$ 로 表示하기로 하고 이  $a^*$ 에 對應하는 始集合의 두개의 要素( $a_{11}, a_{12}$ )로 表示한다.

$m$ 個의 縮退는  $m$ 個의 2對1 寫像을 繼續해서 施行함으로써 만들 수 있다. 例를 들면 그림 2(a)와 같은 寫像是 그림 2(b)와 같이 2對1 寫像으로 分解할 수 있다.




그림 2  $g$ 에 依한 縮退寫像

Fig. 2 Degenerate mapping of  $g$

주어진 縮退 1變數函數  $g$ 의 寫像에 있어서  $m$ 個의 縮退를  $m$ 組의 2對1 寫像으로 分解하여 각각의 2對1 寫像으로 주어지는 終集合  $B$ 의 重複要素를  $a_1^*, a_2^*, \dots, a_m^*$ 라고 하여 이들 重複要素에 寫像되는 始集合의 要素를 각각  $(a_{11}, a_{12}), (a_{21}, a_{22}), \dots, (a_{m1}, a_{m2})$ 라 한다.

即,  $a_1^*, a_2^*, \dots, a_m^* \in B$

$$a_{11}, a_{12}, a_{21}, a_{22}, \dots, a_{m1}, a_{m2} \in A$$

$$g(x) = \begin{cases} a_1^*, & x=a_{11}, a_{12} \text{ 일 때} \\ a_2^*, & x=a_{21}, a_{22} \text{ 일 때} \\ \vdots \\ a_m^*, & x=a_{m1}, a_{m2} \text{ 일 때} \end{cases}$$

여기에서  $B$ 의  $m$ 個의 重複要素  $a_1^*, a_2^*, \dots, a_m^*$  中에는 同一한 것이 2個以上 存在할 수 있다.

定理 1에서 記述한 組織的 構成法에 依해서 函數  $f_1, f_2$ 를 使用하여 函數

$$\psi_1(x) = \begin{cases} a_r, & x=a_{11} \text{ 일 때} \\ a_{r-1}, & x=a_{12} \text{ 일 때} \end{cases}$$

를 構成한다. 定理 2에 의하면 이 函數를 構成하는데는  $f_1, f_2$ 를 最高

$$\{(r-1)(r-2)(5r-3)/6-1\}$$
回

使用하면 된다.

다음에 函數  $f_3$ 을  $\psi_1$ 에 結合하면

$$\theta_1(x) = \psi_1 f_3(x) = \begin{cases} a_r, & x=a_{11} \text{ 일 때} \\ a_r, & x=a_{12} \text{ 일 때} \end{cases}$$

가 된다. 지금까지의 手續에 依해서

$$\theta_1(a_{11}) = \theta_1(a_{12})$$

인 函數  $\theta_1$ 이 構成되어 1組의 2對1 寫像을 實現하였다.

이 函數를 實現하는데는 最高  $(r-1)(r-2)(5r-3)/6$ 回 基底函數를 使用하면 된다.

다음에  $\theta_1(x)$ 에  $f_1, f_2$ 를 結合하여 函數

$$\psi_2(x) = \begin{cases} a_r, & x=a_{21} \text{ 일 때} \\ a_{r-1}, & x=a_{22} \text{ 일 때} \end{cases}$$

를 構成하고 위와 同一한 方法으로 函數  $\theta_2(x)$ 를 構成한다. 이 構成에도  $\{(r-1)(r-2)(5r-3)/6\}$ 回  $f_1, f_2, f_3$ 를 使用하면 充分하다.

函數  $\theta_2(x)$ 는

$$\theta_2(a_{11}) = \theta_2(a_{12})$$

$$\theta_2(a_{21}) = \theta_2(a_{22})$$

인 관계를 滿足한다. 이와 같은 操作을 남은 모든 2對1 寫像의 組에 對해서 施行하면 第 $m$ 번째 組의 2對1 寫像을 構成하기 為한 函數  $\theta_m$ 은

$$\theta_m(a_{11}) = \theta_m(a_{12})$$

$$\theta_m(a_{21}) = \theta_m(a_{22})$$

$$\vdots$$

$$\theta_m(a_{m1}) = \theta_m(a_{m2})$$

인 관계를 滿足한다. 函數  $\theta_m$ 을 構成하는데는 最高  $m(r-1)(r-2)(5r-3)/6$ 回  $f_1, f_2, f_3$ 를 使用하면 充分

하다.

函數  $\theta_m$ 에 다시  $f_1, f_2$ 를 結合하여

$$\theta'_m(a_{11}) = \theta'_m(a_{12}) = a_1^*$$

$$\theta'_m(a_{21}) = \theta'_m(a_{22}) = a_1^*$$

$$\vdots \quad \vdots \\ \theta'_m(a_{m1}) = \theta'_m(a_{m2}) = a_m^*$$

을 만들어 縮退에 관계하지 않는 1對1 對應에 관해서도 函數  $g$ 와 同一한 寫像關係를 갖는 函數를 構成한다. 이와 같은 函數  $\theta'_m$ 는  $\theta_m$ 에 函數  $f_1, f_2$ 를 最高  $\{(r-1)(r-2)(5r-3)/6-1\}$ 回 使用함으로써 構成된다. 이리하여 주어진 任意의 縮退 1變數函數  $g$ 는 函數  $f_1, f_2, f_3$ 에 依해서 構成할 수 있다.

[定理 4] 定理 3의 3個의 1變數函數  $f_1, f_2, f_3$ 를 使用하여

$$K^{(1)} = \{f_1, f_2, f_3\}$$

$$K^{(2)} = \{\eta f_1, \eta f_2, \eta f_3 \mid \forall \eta \in K^{(j-1)}\}$$

$$H^{(j)} = K^{(1)} \cup K^{(2)} \cup \dots \cup K^{(j)}, j=2, 3, \dots$$

인 1變數函數集合  $H^{(j)}$ 를 定義한다. 이  $H^{(j)}$ 가  $j=l_2$ 일 때 비로소 모든 1變數函數를 包含한다면  $l_2$ 는

$$u_2 = r(r-1)(r-2)(5r-3)/6-1$$

로 주어지는  $u_2$  以下 即,

$$l_2 \leq u_2$$

를 滿足한다.

[證明] 定理 2에 依하면 非縮退 1變數函數는  $f_1, f_2$ 를 最高  $u_1 = \{(r-1)(r-2)(5r-3)/6-1\}$ 回 使用하여 構成할 수 있다. 또前述한 縮退 1變數函數의 組織的 構成法에 依하면 주어진  $m$ 個의 縮退를 生하는 任意의 函數를 構成하는 데는  $f_1, f_2, f_3$ 를 最高  $\{(m+1)(r-1)(r-2)(5r-3)/6-1\}$ 回 使用하면 된다. 그런데  $m \leq r-1$ 이므로 任意의 縮退 1變數函數는  $f_1, f_2, f_3$ 를 最高  $u_2 = \{r(r-1)(r-2)(5r-3)/6-1\}$ 回 使用하여 構成할 수 있다. 따라서

$$u_2 \geq l_2$$

이다.

#### 4. 論理函數의 實現

前章에서 展開한 多值 1變數函數의 組織的 構成理論을 2值 多變數多出力論理函數에 適用하기 為하여 入出力 심벌에 狀態割當을 함으로써 真理值表를 狀態表로 變換한다.

4-1에서는 基底函數를 實現하는 基本回路를 設計하고 4-2에서는 이 基本回路에 依해서 任意의 組合論理回路를 實現하는 알고리즘과 基本回路列의 數를 減少하는 方法에 對해서 論한다

#### 4-1. 單位回路와 基本回路

基底函數  $f_1, f_2, f_3$ 를 實現하는 基本回路  $N_1, N_2, N_3$ 을 單位回路  $C$ 의 一次元 array로 構成한다. 모든 狀態는 窶極的으로는  $D=\{0, 1\}$ 의 要素로 符號化해야 되며 回路設計에 適合하도록 다음과 같이 狀態割當 한다.

[알고리즘 1] 入力 심벌  $i = \{x_1, x_2, \dots, x_n\}$ 을 狀態集合  $Q = \{q_1, q_2, \dots, q_r\} (r=2^n)$ 의 要素로 다음과 같이 對應 시킨다.

$$\text{i) } i = \{x_1, x_2, \dots, x_n\}$$

$$\rightarrow (x_n \cdot 2^{n-1} + x_{n-2} \cdot 2^{n-2} + \dots + x_1 \cdot 2^0) = j$$

와 같이 10進數  $j$ 로 表示한다.

$$\text{ii) } k = 2^n - j$$

를 求한다.

$$\text{iii) } i = (x_1, x_2, \dots, x_n) \rightarrow q_k (\text{or } k)$$

로 割當한다. 出力 심벌에 對해서도 同一한 方法으로 割當한다.

[例]  $n=3 (r=2^3)$ 인 경우 狀態割當은 표 4와 같다.

$i=(1, 0, 0)$ 인 경우 위의 알고리즘을 適用하면

$$\text{i) } j = 0 \cdot 2^2 + 0 \cdot 2^1 + 1 =$$

$$= (001)_2 = 1$$

$$\text{ii) } k = 2^3 - 1 = 7$$

$$\text{iii) } i = (1, 0, 0) \rightarrow q_7 (\text{or } 7)$$

따라서 심벌  $(1, 0, 0)$ 에 對한 狀態는  $q_7$ 이 되며 다른 심벌에 對해서도 同一한 方法으로 求할 수 있다.

狀	態	狀	態	割	當
$q_1$					111
$q_2$					011
$q_3$					101
$q_4$					001
$q_5$					110
$q_6$					010
$q_7$					100
$q_8$					000

표 4 狀態割當表  
Table 4 State assignment table

이와같이 狀態割當을 하면 基底函數  $f_1, f_2, f_3$ 를 實現하는 基本回路  $N_1, N_2, N_3$ 을 單位回路의 一次元 array로 그림 3의 (a)(b)(c)에 表示한 바와 같이 構成할 수 있다. 그림 3(d)는  $f^{-1}$ 函數를 實現하는 것이며, 이 基本回路를 使用함으로서 다음 節에서 보인바와 같이 基本回路의 反復列數를 減少할 수 있다.

그림 3(e)의 5個의 單位回路를 하나로結合하면 그림 4과 같은 單位回路가 되며 이를 一次元으로 配列한 回

路의 機能은 5개의 Parameter  $a_1, a_2, a_3, a_4$  및  $b_2$ 에 依해서 制御된다.  $a_2, a_3$ 는 常數 1에 接續되어 있다. 右邊境에 位置하고 있는 單位回路에 있어서는 cutpoint 技法<sup>(3)</sup> 等에 依해서  $c_0$ 에 接續할 수 있다. 이리하여 邊境에서만 制御하는 可變論理回路가 된다.

$n$ 個의 單位回路  $C$ 를 그림 5와 같이 一次元으로 配列하고 표 5에 따라 parameter를 設定 함으로서 任意의 基底函數系를 實現할 수 있다. 또 표 5를 보면 基本回路의 parameter의 設定 方法에 따라 몇個의 基底函數

를 結合한 函數列을 實現함을 알 수 있다. 基本回路의 反復列數를 되도록 많이 減少할 수 있도록 單位回路를 그림 4과 같이 設計하였다.

$b_2$	$a_2$	$a_3$	$a_1$	$a_4$	基底函數系
0	C	C	0	0	$f_2 f_3 f_1$
0	C	C	0	1	$f_2 f_3$
0	C	C	1	0	$f_2 f_3$
0	C	C	1	1	$f_2 f_3 f_1^{-1}$
0	C	1	0	0	$f_2 f_1$
0	C	1	0	1	$f_2$
0	C	1	1	0	$f_2$
0	C	1	1	1	$f_2 f_1^{-1}$
0	1	C	0	0	$f_3 f_1$
0	1	C	0	1	$f_3$
0	1	C	1	0	$f_3$
0	1	C	1	1	$f_3 f_1^{-1}$
0	1	1	0	0	$f_1$
0	1	1	0	1	$I$
0	1	1	1	0	$I$
0	1	1	1	1	$f_1^{-1}$
1	C	C	0	0	$f_1$
1	C	C	0	1	$I$
1	C	C	1	0	$I$
1	C	C	1	1	$f_1^{-1}$
1	C	1	0	0	$f_1$
1	C	1	0	1	$I$
1	C	1	1	0	$I$
1	C	1	1	1	$f_1^{-1}$
1	1	C	0	0	$f_1$
1	1	C	0	1	$I$
1	1	C	1	0	$I$
1	1	C	1	1	$f_1^{-1}$
1	1	1	0	0	$f_1$
1	1	1	0	1	$I$
1	1	1	1	0	$I$
1	1	1	1	1	$f_1^{-1}$




그림 3 a)  $N_1$ , b)  $N_2$ , c)  $N_3$ , d)  $N_1^{-1}$ ,  
e) 單位回路

Fig. 3 a)  $N_1$ , b)  $N_2$ , c)  $N_3$ , d)  $N_1^{-1}$ ,  
e) The basic cells




그림 4 單位回路 C  
Fig. 4 The logic cell C




그림 5 單位回路의 一次元配列(基本回路)  
Fig. 5 One dimensional cellular array(basic array)

## 4-2. 論理函數의 實現

第3章에서 展開한 理論과 이 章의 前節에서 設計한 基本回路을 使用하여 任意의  $n$ 變數  $n$ 函數 論理回路를 實現하는 알고리즘을 알고리즘 2로 要約한다.

[알고리즘 2]  $n$ 變數  $n$ 函數의 真理值表  $F$ 가 주어졌을 때 ( $r=2^n$ )

(1)  $F$ 의 狀態表를 만들다(알고리즘 1).

(2)  $F$ 가 非縮退函數이면  $\varphi_{r-1}$ 을 構成하고(定理 1) (6)으로.

(3) (縮退函數)  $\theta_m$ 을 構成한다(定理 1, 定理 3).

(4)  $\varphi_{r-1}$ 을 構成한다(定理 1).

(5)  $\varphi_{r-1}(4)$ 과  $\theta_m(3)$ 을 結合하여  $\theta'_m$ 을 構成한다(定理 3).

(6) 基底函數列을 基本回路의  $n$ 列  $n'$ 行配列로 構成한다. 이때

(a) 표 5를 參照하여 行數가 最少가 되도록 基底函數列을 結合한다.

(b) 표 5에 따라 境界值를 設定한다.

이 알고리즘의 理解를 돋기 為하여 다음에 간단한 하나의 例를 든다.

[例] 표 6과 같은 真理值表로 주어진 2變數 2函數를 實現하는 回路를 構成한다.

(1) 狀態表는 표 7과 같다( $r=2^2=4$ ).

$x_1$	$x_2$	$F_1$	$F_2$
0	0	1	0
0	1	1	0
1	0	0	1
1	1	1	1

표 6 函數의 真理值表

Table 6 Truth table of the set of functions

人 力 狀 態	出 力 狀 態
1	1
2	3
3	2
4	3

표 7 F의 狀態表

Table 7 State table of F

狀態割當은 例를 들어

$$i = (x_1, x_2) = (0, 1)$$

일 때  $j = (x_1 x_2)_2 = (10)_2 = 2$

$$k = 2^2 - 2 = 2$$

$$\therefore i = (0, 1) \rightarrow q_2 = 2$$

나머지 入出力 심별에 對해서도 同一한 方法으로 割當 한다.

(2)  $F$ 는 2와 4가 同一한 3으로 寫像되므로 縮退函數이다.

(3)  $\theta_m$ 을 構成한다. 1個의 2對1 寫像  $(2, 4) \rightarrow 3^{\circ}$ 이 存在하며  $m=1$ 이다.

縮退函數  $\psi_1$  即,

$$\psi_1(x) = \begin{cases} 4, & x=4 \text{ 일 때} \\ 3, & x=2 \text{ 일 때} \end{cases}$$

를 다음과 같이 構成한다.

$$h_{r-1}^{r+1} = h_3^4 = f_1^4 = f_0, \quad \varphi_1 = f_0$$

$$h_{r-2}^{r+2} = h_2^2 = ((f_2 f_1)^3 f_1^2)^2, \quad \varphi_2 = (f_2 f_1)^2 f_1^2 (f_2 f_1)^2 f_1^2$$

$$h_{r-3}^{r+3} = h_1^3 = f_2, \quad \varphi_3 = \psi_1 = (f_2 f_1)^2 f_1^2 (f_2 f_1)^2 f_1^2 f_2$$

$$\theta_1 = \psi_1 f_3 = (f_2 f_1)^2 f_1^2 (f_2 f_1)^2 f_1^2 f_2 f_3$$

$$(4) \varphi_{r-1} = f_2$$

$$(5) \theta'_m = \theta_m \varphi_{r-1} = (f_2 f_1)^2 f_1^2 (f_2 f_1)^2 f_1^2 f_2 f_3 f_2$$

o) 基底函數列과 狀態의 變換過程을 표 8에 表示하였다.

出力狀態	入力狀態	$f_2$	$f_1$	$f_2$	$f_1$	$f_1^2$	$f_2$	$f_1$
1	1	1	2	2	3	1	1	2
3	2	2	3	4	1	3	4	1
2	3	4	1	1	2	4	3	4
3	4	3	4	3	4	2	2	3

出力狀態	入力狀態	$f_2$	$f_1$	$f_1^2$	$f_2$	$f_3$	$f_2$
1	1	2	3	1	1	1	1
3	2	1	2	4	3	4	3
2	3	3	4	2	2	2	2
3	4	4	1	3	4	4	3

표 8 F의 變換過程

Table 8 Transformation sequence of F

(6) (a) 표 5를 參照하여 基底函數列을

$$f_3 f_1 \ f_2 f_1 f_1 f_1^2 \ f_2 f_1 \ f_2 f_1 f_1 f_1^2 \ f_2 f_3 \ f_2$$

$$(f_2 f_1) (f_2 f_1^{-1}) (f_2 f_1) (f_2 f_1^{-1}) (f_2 f_3) (f_2)$$

와 같이 結合한다. 따라서 이 回路는 그림 6과 같이 2列 6行의 配列이 된다.

(b) 境界值는 표 5를 參照하여 그림 6에 表示한 바와 같이 設定한다.

이 例에서도 알 수 있는 바와 같이 基本回路에서  $(f_2 f_1)$  그리고  $(f_1 f_1 f_1)$  即  $f_1^{-1}$ 를 實現하도록 單位回路를 그림 4과 같이 設計함으로서 第3章에서 求한 基底函數列의 길이의 上限  $n_2$ 보다 훨씬 적은 行數의 基本回路만으로 實現된다.

基本回路의 行數의 上限  $n_1'$ 을 다음과 같이 求할 수 있다.  $(f_2, f_1)$ 의 하나의 基本回路로 實現되고

數 最大使用回數表는 표 9와 같은 構成基本回路 最大使用回數表로 修正할 수 있다.

표 9에서

$$u_1' = \frac{r}{2} + 2 \sum_{k=2}^{\frac{r}{2}} k^2 + r \sum_{k=\frac{r}{2}+1}^{r-2} k \\ = \frac{11r^3 - 36r^2 + 40r - 48}{24}$$

이 되며  $r \in 2$ 의 整數인 경우 몇個를 比較하면 다음과 같이 된다.

$r$	4	8	16	32
$u_1$	17	258	2,694	24,334
$u_1'$	10	150	1,518	13,534

이 表를 보면 約  $\frac{1}{2}$ 로 減少함을 알 수 있다. 縮退函數인 境遇에도 同一한 結果를 얻었다.

## 5. 結論

任意의 二值 多變數多出力 組合論理回路를 實現하는一般的의이고 組織的인 方法을 開發하였다.


二值 多變數函數를 多值一變數函數로 變換 함으로써 多變數論理回路의 入出力 관계를 狀態間의 變換으로捕捉하여 群의 生成元의 概念을 利用하였다. 任意의 多值一變數函數를 生成할 수 있는 基底函數를 定義하고 이 基底函數의 正規結合演算에 依해서 任意의 多值 1變數函數를 生成하는 組織的인 方法을 求하였다. 二值-多值 變換을 함에 있어서 單位回路 構成에 適合하도록 狀態割當을 함으로써 3個의 基底函數를 實現하는 基本回路 外에 몇개의 基底函數列과 逆函數를 實現하는 回路도 邊境에서 簡單히 制御 함으로써 實現할 수 있도록 하였고 이렇게 함으로써 基本回路列의 數를 半減할 수 있었다.

本論文의 特徵을 듣다면

1. 邊境에서만 制御하는 可變論理方式 이어서 集積度가 큰 LSI에 適合하다. 이 方式은 S.B. Akers<sup>(12)</sup>, S.N. Kukreja<sup>(13)</sup>, I.C. Huang<sup>(10)</sup> 等에 依해서 시도된 바 있으나 前二者의 경우는 組織的인 方法이 아니고 各論의而 後者는 D.R. Haring<sup>(9)</sup>의 알고리즘을 採用한 것이었다. 여기에서는

2. 二值-多值 變換에 依해서 多值論理 問題로 擴張한一般的의이고 組織的인 方法이어서 電子計算機 프로그램이 용이하다. 그리고

3. 基底函數  $f_1$ 의 逆函數  $f_1^{-1}$ 를 實現하는 基本回路를 同一한 基本回路의 parameter만을 바꿈으로써 간단히 構成하였고 이로써 論理回路의 素子數를 半減할 수

그림 6  $F$ 를 實現하는 論理回路Fig. 6 The cellular array that realizes  $F$ 

函 數 $h_i$	$h_i$ 構成時 ( $f_2f_1$ )使用回數	$\psi_j$ 構成時 $h_{n-j}$ 使用最大回數
$h_{r-1}=f_1$	1	$\frac{r}{2}-1$
$h_{r-2}=(f_2f_1)^{r-2}f_1^2$	$r-2+2$	$r-2$
$\vdots$	$\vdots$	$\vdots$
$h_{\frac{r}{2}+1}=(f_2f_1)^{\frac{r}{2}+1}$	$\frac{r}{2}+1+\frac{r}{2}-1$	$\frac{r}{2}+1$
$f_1^{\frac{r}{2}-1}$	$\frac{r}{2}$	$\frac{r}{2}$
$h_{\frac{r}{2}}=(f_2f_1)^{\frac{r}{2}}f_1^{\frac{r}{2}}$	$\frac{r}{2}+\frac{r}{2}$	$\frac{r}{2}$
$\vdots$	$\vdots$	$\vdots$
$h_2=(f_2f_1)^2f_1^{r-2}$	$2+2$	2
$h_1=f_2$	1	1

표 9 構成基本回路 最大使用回數表

Table 9 Maximum number of basic array used  
또  $f_1^{r-k}=(f_1^{-1})^k$ 인 것을 考慮하면 표 1의 構成基本函

있었다.

더욱 研究를 할 必要가 있는 課題를 듣다면 첫째로 真理值表에서 出力函數들의 順序를 適切히 配列함으로써 回路를 더욱 간단화하는 方法에 對한것, 둘째는 더욱 適合한 狀態割當을 為한 組織的인 狀態割當法의 開發 그리고 窶極的으로는 이와같이 邊境에서 制御하는 可變論理回路를 最少單位回路에 依해서 實現하는 組織的인 方法等이다.

끝으로 直接 間接으로 指導와 劝告를 해주신 電子科 교수님 諸位께 感謝하며 또한 本研究는 漢陽大學校 產業科學研究所의 研究補助費에 依해서 이루어 졌음을 감사하는 마음으로 罷한다.

### 參 考 文 獻

1. E.L. Post; The Two-Valued Iterative System of Mathematical Logic, Annals of Mathematical Studies, 5, Princeton Univ. Press, 1941, by A. Mukhopadhyay; Complete Sets of Logic Primitives, in A. Mukhopadhyay; Recent Developments in Switching Theory, Academic Press, New York, N.Y., 1971, pp.1—26.
2. K.K. Maitra; Cascaded Switching Networks of Two-Input Flexible Cells, IRE Trans. Electron. Comput., Vol. EC—11, April 1962, pp.136—143, by A. Mukhopadhyay and H.S. Stone; Cellular Logic, in A. Mukhopadhyay; Recent Developments in Switching Theory, Academic Press, New York, N.Y., 1971, pp.255—313.
3. R.C. Minnick; Cutpoint Cellular Logic, IEEE Trans. Electron. Comput., Vol. EC—13, Dec. 1964, pp.685—698.
4. R.A. Short; Two-Rail Cellular Cascade, Proc. AFIPS, 1965 Fall Joint Comput. Conf., Vol. 27, Pt. 1, pp.355—369, by A. Mukhopadhyay and H.S. Stone; Cellular Logic, in A. Mukhopadhyay; Recent Developments in Switching Theory, Academic Press, New York, N.Y., 1971, pp.255—313.
5. M. Yoeli; A Group Theoretical Approach to Two-Rail Cascades, IEEE Trans. Electron. Comput., Vol. EC—14, Dec. 1965, pp.815—822.
6. B. Elspas and H.S. Stone; Decomposition of Group Functions and Synthesis of Multirail Cascades, Proc. IEEE 8th Annu. Symp. Switching and Automata Theory, 1967, by B. Elspas; The Theory of Multirail Cascades, in A. Mukhopadhyay; Recent Developments in Switching Theory, Academic Press, New York, N.Y., 1971, pp.315—367.
7. C.D. Weiss; Optimal Synthesis of Arbitrary Switching Functions with Regular Arrays of 2-input, 1-output Switching Elements, IEEE Trans. Comput., Vol. C—18, Sept. 1969, pp. 839—856.
8. A. Maruoka and N. Honda; Logical Networks of Flexible Cells, IEEE Trans. Comput., Vol. C—22, April 1973, pp.347—358.
9. D.R. Haring; Sequential Circuits Synthesis; State Assignment Aspects, MIT Press, Cambridge, Mass., 1966, p.81.
10. J.C. Huang; A Universal Cellular Array, IEEE Trans. Comput., Vol. C—20, March 1971, pp. 317—320.
11. W. Burnside; Theory of Groups of Finite Order, Pembroke Univ. Press, Cambridge, 1911, pp. 8—16.
12. S.B. Akers, Jr.; A Rectangular Logie Array, IEEE Trans. Comput., Vol. C—21, Aug. 1972, pp.848—857.
13. S.N. Kukreja and I. Chen; Combinational and Sequential Cellular Structures, IEEE Trans. Comput., Vol. C—22, Sept. 1973, pp.813—823.