• 한국결정학회지
• /
• 제15권2호
• /
• pp.74-77
• /
• 2004

Dinitroethylenediaminepalladium(II), $Pd(C_2H_8N_2)\;(NO_2)_2$의 결정구조는 a=7.425(3), b=8.480(4), c=11.885(2)${\AA}$, 사방정계(Orthorhombic), 공간군 $A2_1ma$, 공간군 번호 36이며, Z=4, V=748.3(4)${\AA}^3,\;D_c=2.295\;gcm^{-3},\;{\mu}=2.457mm^{-1}$이었다. 구조분석은 중금속법으로 풀었으며, 최소 자승법으로 정밀화하였고, 최종 신뢰도 값들은 377개의 회절반점에 대하여 $(R_1=0.0306,\;R_w=0.0802,\;R_{all}=0.0320,\;S=1.166)$이었다. 최종 분석한 착염의 결합거리와 각들은 기존에 알려진 해당 자료들에 상응하였다. 착염의 구조는 Reiset's salt type 유사체와 같은 일차원 구조로써 c축을 따라서, Pd-Pd 거리가 3.762(2) $(\AA)$이고, 각 $161.41(5)^{\circ}$인 지그재그 사슬구조를 형성하고 있다. 사슬내에서나 사슬간에는 질소와 산소사이에 각각 3.05(1)과 3.15(1) ${\AA}$인 수소결합으로 연결되어 있다.

• 대한전자공학회논문지SD
• /
• 제44권8호
• /
• pp.80-88
• /
• 2007

매우 복잡한 시스템의 보다 효율적인 설계를 위한 차세대 SoC를 위해 중요한 것은 시스템의 고적용성과 고확장성이다. 이를 위해 최근 들어 급속히 관심이 높아지는 것이 계산 모듈중심의 시스템 설계를 탈피하여 통신 중심으로 시스템 설계를 보는 communication-based 설계 방법론이며, 그 중 대표적으로 많은 관심을 모으고 있는 것이 Network-on-Chip (NoC)이다. 이는 모듈간의 직접적인 연결에 의한 데이터의 통신 구조를 가진 일반적인 SoC 설계에서의 취약한 확장성과 통신 구조의 고정성을 극복하기 위해, 데이터를 패킷화하고, 이를 네트워크 인터페이스 및 라우터에 의한 가변적인 구조에 의해 전송함으로써 통신 구조의 적용성과 확장성을 제공하려는 노력이다. 하지만 확장성과 적용성에 치중하다 보면 성능과 면적에 대한 비용이 너무 커져서 실제로 기존의 연결 방법과 비교하여 실용성이 없을 수 있다. 그래서 본 연구에서는 통신 패턴의 면밀한 분석을 통하여 매우 성능에 중요하고 또 빈번한 통신 패턴에 대해서는 기존의 연결 방식을 고수하면서, 전체적인 연결성 및 확장성을 유지하는 알고리즘을 제시한다. 이 방법을 통해서 최소 30%의 네트워크 인터페이스 및 라우터 구조가 훨씬 간단한 구조로 바뀔 수 있었으며, 이로 인한 연결성 (connectivity) 및 확장성에 대한 손실은 거의 없었다. 시뮬레이션 결과에 의하면 통신 구조의 최적화를 통해서 연결에 소요되는 시간적 성능은 49.19% 향상되었고 면적의 측면에서도 24.03% 향상되었음이 입증되었다.

• 대한화학회지
• /
• 제40권1호
• /
• pp.28-36
• /
• 1996

본 연구의 오핵 착물은 몰리브덴(VI)과 텅스텐(VI)의 다핵 착물, 몰리브덴(O)과 텅스텐(O)의 디니트로실 단핵 착물 및 티오메틸아미드옥심의 반응에서 얻었다. 합성한 착물$(n-Bu_4N)_2[Mo_4O_{12}Mo(NO)_{2}{CH_3SCH_2C(NH_2)NHO}_2{CH_3SCH_2C(NH)NO}_2]$ (1), $(n-Bu_4N)_2[W_4O_{12}Mo(NO)_2{CH_3SCH_2C(NH_2)NHO}_2{CH_3SCH_2C(NH)NO}_2]$ (2) $(n-Bu_4N)_2[Mo_4O_{12}Mo(NO)_2{CH_3SCH_2C(NH_2)NHO}_2{CH_3SCH_2C(NH)NO}_2]$ (3)은 원소 분석, 적외선, 전자 흡수 및 $^1/H\;NMR$ 스펙트라에 의해 특성을 조사하였다. 착물의 분광학적인 연구는 시스-${M(NO)_2}^{2+}$(M=Mo, W) 단위체 및 착물의 적은 비편재화 존재를 알 수 있다. 합성한 착물$(n-Bu_4N)_2\;[W_4O_{12}Mo(NO)_2{CH_3SCH_2C(NH_2)NHO}_2{CH_3SCH_2C(NH)NO}_2]$ (2)은 X-선 단결정 회절에서 결정구조를 밝혔고, 얻은 데이타는 Monoclinic, $P2_1/a,\;a\;=\;22.14(2){\angs},\;b\;=\;14093(1){\angs},\;{\beta}\;=\;111.08(6){\deg},\;V\;=\;7155(9){\angs}^3,$ Z = 4이었다. 구조 결정에 이용한 회절강도 6191개($I>3{\sigma}(I)$)에 대한 최종 신뢰도 인자는 0.072 이었다. 물질의 골격구조는 텅스텐의 산화상태 6가로 구성된 두 개의 이핵체 $[W_2O_5{CH_3SCH_2C(NH_2)NHO}\;{CH_3SCH_2C(NH)NO}]$와 몰리브덴의 산화상태 0가인 ${Mo(NO)_2}6{2+}$로 형성되어 있다. ${M(NO)_2}^{2+}$(M = Mo, W) 단위체는 형식상 시스 형태이며 기하학적으로 $C_{2v}$ 대칭을 가진다.

• 전자공학회논문지
• /
• 제53권4호
• /
• pp.68-75
• /
• 2016

다중 프로세서 시스템-온-칩(Multi-Processor SoC, MPSoC)에서의 코어 및 IP 개수 증가 추세에 따라 병렬처리와 확장성에 유리한 인터커넥션 구조인 네트워크-온-칩(Network-on-Chip, NoC)이 등장하였다. 하지만 기존 IP를 재활용하기 위해서는 버스 프로토콜과 호환가능한 NoC에서의 지연시간을 최적화하기 위한 연구가 필요하다. 본 논문에서는 버스 프로토콜 호환 가능한 NoC 설계 시, 버스 프로토콜에서 특성이 다른 다수의 트랜잭션 단계에서 유발되는 홉 수와 경로 충돌의 대립관계로 인해 지연시간이 증가하는 문제를 주소 및 데이터 네트워크로 분리 설계함으로써 해결하였다. 모의실험으로 벤치마크 어플리케이션과 무작위 생성한 어플리케이션에서의 실험 결과를 통해 Mesh구조와 TopGen의 비정형 토폴로지와 비교했을 때, 평균 지연시간은 19.46% 및 실행시간은 10.55% 감소하였다.

• 한국산학기술학회논문지
• /
• 제8권2호
• /
• pp.201-206
• /
• 2007

본 논문에서는 NoC(Network-on Chip) 구조로 구현된 core-based 시스템에 대한 효율적인 저전력 테스트 방법을 제안한다 NoC의 라우터 채널로 전송되는 테스트 데이터의 전력소모를 줄이기 위해서 스캔 벡터들을 채널 폭만큼의 길이를 갖는 flit으로 분할하고 nit간 천이율(switching rate)이 최소화 되도록 don't care 입력을 할당하였다. ISCAS 89 벤치마크에 대하여 실험을 한 결과, 제안된 방법은 약 35%의 전력 감소를 나타내었다.

• 한국산학기술학회논문지
• /
• 제8권3호
• /
• pp.437-443
• /
• 2007

본 논문에서는 임베디드 프로세서 및 네트워크 구조를 기반으로 구성된 NoC(Network-On-Chip)의 저전력 테스트 구조를 제안한다. 임베디드 프로세서와 여러개의 코어로 구성된 네트워크 구조에 벤치마크 회로를 직접 연결하여 테스트 전력소모를 평가하였으며, 각 코어의 테스트 패턴을 저전력 소모가 되도록 매핑하여 테스트 전력소모를 감소시켰다. 또한 임베디드 프로세스 코어를 ATE(Automatic Test Equipment)로 사용하여 테스트 시간을 줄일수 있었다. ISCAS89 벤치마크 회로에 대해서 테스트 시간은 매우 효과적으로 감소되었으며 평균 전력소모는 약 8%가 감소되었다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.93-100
• /
• 2008

본 논문에서는 NoC 기반 SoC의 테스트 시간을 감소시키기 위하여 NoC를 TAM으로 재활용하는 구조를 바탕으로 하는 새로운 형태의 스케줄링 알고리즘을 제안한다. 제안한 방식에서는 기존 연구된 NoC 테스트 플랫폼을 사용하여 스케줄링 문제를 rectangle packing 문제로 변환하고 이를 simulated annealing(SA) 기법을 적용하여 향상된 스케줄링 결과를 유도한다. ITC'02 벤치회로를 이용한 실험 결과 제안한 방법이 기존 방법에 비해 최대 2.8%까지 테스트 시간을 줄일 수 있음을 확인하였다.

• 한국정보통신학회논문지
• /
• 제16권6호
• /
• pp.1242-1249
• /
• 2012

본 논문에서는 미래의 온칩통신 구조로 각광받고 있는 NoC의 GALS 클럭 구조에서 불안정 상태를 제거하기 위한 위상차 동기방법과 위상차 동기회로를 제안한다. 제안된 방법은 송신부의 클럭을 입력 스트로브 신호로 사용하고, 송수신부 클럭의 위상차가 불안정 상태 영역에 존재하더라도 샘플링 결과 값에 따라 클럭의 상승 모서리 또는 하강 모서리 중의 하나를 선택하여 불안정 상태를 피할 수 있다. 고장을 삽입한 로직 시물레이션을 통하여 $0^{\circ}{\sim}360^{\circ}$ 위상차에서 불안정 상태에 관계없이 위상차 클럭 동기회로가 잘 동작함을 확인하였다. 그리고 제안된 위상차 클럭 동기회로는 위상 검출기가 필요하지 않아 제어가 간단하며, 모든 회로가 디지털 회로로 구성되어 NoC의 클럭 동기회로에 적합하다.

• 한국통신학회논문지
• /
• 제33권5C호
• /
• pp.361-370
• /
• 2008

여러개의 프로세서와 IP들로 이루어진 MPSoC 시스템은 모듈간 통신을 위해 NoC가 지원되어야 한다. NoC는 스위치의 추가만으로 시스템을 쉽게 확장할 수 있는 장점을 가지고 있으나, 시스템의 복잡도가 증가함에 따라 NoC를 구성하는 스위치의 수가 증가하게 되며, 증가된 스위치로 인해 전체 시스템 면적과 데이터 전송 latency가 증가하게 된다. 본 논문에서는 network interface를 공유하여 시스템에서 요구되는 스위치의 수를 감소시켜 전체 시스템의 면적 및 데이터 전송 latency를 감소시키는 방안을 제시한다. Network interface에 연결된 모듈간 버퍼를 공유하는 방식을 사용하여 network interface의 면적을 감소시켰다. 실험결과 스위치 수 및 network interface의 면적감소로 인해 전체 시스템의 면적은 기존에 비해 평균 46.5% 감소하였으며, 데이터 latency는 평균 17.1% 감소하였다.

• 정보과학회 논문지
• /
• 제43권2호
• /
• pp.163-176
• /
• 2016

NoC 아키텍쳐에서는 데이터의 통신이 한 채널에 집중되는 경우 경합이 일어나서 통신이 지연될 수 있다. 이러한 지연을 최소화시키는 것을 목표로 본 논문에서는 NoC 기반 매니코어 플랫폼에서 태스크 매핑이 완료된 이후, 매핑된 태스크들을 NoC 타일로 바인딩하기 위한 기법을 제안한다. 큰 규모의 플랫폼은 복수의 메모리 타일을 가질 수 있으므로 응용별로 사용하는 메모리를 다르게 하여 메모리별 부하를 분산시키기 위한 메모리 클러스터링 기법을 사용한다. 수행된 응용은 데이터플로우 기반으로 작성되어 있으므로 응용들의 통신 요구량에 대한 정보를 미리 알 수 있다고 가정한다. 이 정보를 바탕으로 본 논문에서는 여러 태스크를 동시에 바인딩하는 두개의 휴리스틱을 제안하였으며 각 휴리스틱은 적절한 메모리 클러스터링 기법을 활용한다. NoC 시뮬레이터를 이용한 실험을 통해 제안된 휴리스틱이 기존의 바인딩 휴리스틱에 비해 최대 25% 이상의 성능을 보이는 것을 확인하였다.