Optimal Design of Network-on-Chip Communication Sturcture

Network-on-Chip에서의 최적 통신구조 설계

  • Published : 2007.08.25

Abstract

High adaptability and scalability are two critical issues in implementing a very complex system in a single chip. To obtain high adaptability and scalability, novel system design methodology known as communication-based system design has gained large attention from SoC designers. NoC (Network-on-Chip) is such an on-chip communication-based design approach for the next generation SoC design. To provide high adaptability and scalability, NoCs employ network interfaces and routers as their main communication structures and transmit and receive packetized data over such structures. However, data packetization, and routing overhead in terms of run time and area may cost too much compared with conventional SoC communication structure. Therefore, in this research, we propose a novel methodology which automatically generates a hybrid communication structure. In this work, we map traditional pin-to-pin wiring structure for frequent and timing critical communication, and map flexible and scalable structure for infrequent, or highly variable communication patterns. Even though, we simplify the communication structure significantly through our algorithm the connectivity or the scalability of the communication modules are almost maintained as the original NoC design. Using this method, we could improve the timing performance by 49.19%, and the area taken by the communication structure has been reduced by 24.03%.

매우 복잡한 시스템의 보다 효율적인 설계를 위한 차세대 SoC를 위해 중요한 것은 시스템의 고적용성과 고확장성이다. 이를 위해 최근 들어 급속히 관심이 높아지는 것이 계산 모듈중심의 시스템 설계를 탈피하여 통신 중심으로 시스템 설계를 보는 communication-based 설계 방법론이며, 그 중 대표적으로 많은 관심을 모으고 있는 것이 Network-on-Chip (NoC)이다. 이는 모듈간의 직접적인 연결에 의한 데이터의 통신 구조를 가진 일반적인 SoC 설계에서의 취약한 확장성과 통신 구조의 고정성을 극복하기 위해, 데이터를 패킷화하고, 이를 네트워크 인터페이스 및 라우터에 의한 가변적인 구조에 의해 전송함으로써 통신 구조의 적용성과 확장성을 제공하려는 노력이다. 하지만 확장성과 적용성에 치중하다 보면 성능과 면적에 대한 비용이 너무 커져서 실제로 기존의 연결 방법과 비교하여 실용성이 없을 수 있다. 그래서 본 연구에서는 통신 패턴의 면밀한 분석을 통하여 매우 성능에 중요하고 또 빈번한 통신 패턴에 대해서는 기존의 연결 방식을 고수하면서, 전체적인 연결성 및 확장성을 유지하는 알고리즘을 제시한다. 이 방법을 통해서 최소 30%의 네트워크 인터페이스 및 라우터 구조가 훨씬 간단한 구조로 바뀔 수 있었으며, 이로 인한 연결성 (connectivity) 및 확장성에 대한 손실은 거의 없었다. 시뮬레이션 결과에 의하면 통신 구조의 최적화를 통해서 연결에 소요되는 시간적 성능은 49.19% 향상되었고 면적의 측면에서도 24.03% 향상되었음이 입증되었다.

Keywords

References

  1. A. Hemani, et. al. 'Network on a Chip: An architecture for billion transistor era,' Proc. IEEE NorChip Conference, Nov. 2000
  2. E. Rijpkema, et al., 'A Router Architecture for Networks on Silicon', Proc. of Progress 2001, 2nd Workshop on Embedded Systems
  3. M. Millberg, et. al. 'The Nostrum backbone - a communication protocol stack for networks on chip,' Proc. VLSI Design, Jan. 2004
  4. D. Bertozzi, et. al. 'NoC synthesis flow for customized domain specific multiprocessor System-on-Chip,' IEEE Trans. on Parallel and Distributed Systems, vol. 16, Feb. 2005
  5. J. Yoon, 'Incremental Mapping Technique of Optimal On-Chip Communication Structure', International SoC Design Conference, 2006
  6. M. Coppola, et al. 'OCCN: A Network-On-Chip Modeling and Simulation Framework', Proc. of DATE'04
  7. Steve Furber, 'ARM: System-on-chip Architecture,' 2nd Ed. Addision-Wesley, 2000
  8. Leiserson, Cormen and Rivest, 'Introduction to Algorithms', 2nd Edition, MIT Press, 2002
  9. J. Nurmi, H. Tenhunen, J. Isoaho, and A. Jantsch, 'Interconnect-Centric Design for Advanced SoC and NoC', 1st Edition, Springer, pp. 25-124 , 2004
  10. W. E. Donath, 'Placement and Average Interconnection Lengths of Computer Logic', IEEE Trans. Circuits & Syst., vol. CAS-26, pp. 272-277, 1979