• 제목/요약/키워드: Modulation and demodulation

검색결과 172건 처리시간 0.027초

고속 비행체 명령수신기 신호처리 기법 연구 (Research of the Signal Processing techniques applied to the Command Link Receiver of High Speed Aircrafts)

  • 윤정국;정원희;김균회;윤명한
    • 한국항공우주학회지
    • /
    • 제44권3호
    • /
    • pp.266-273
    • /
    • 2016
  • 본 논문에서는 빠른 속도로 이동하는 비행체에 장착되는 명령수신기의 신호처리 기법에 대하여 제안한다. 명령수신기는 비행하는 동안 지상으로부터 전달되는 각종정보를 RF 링크를 통하여 수신해야 하므로 넓은 수신신호세기 영역을 확보해야하며. 또한 반송파 동기화 및 심볼 동기화 과정이 짧은 펄스열 구간 내에서 정밀하게 수행되어야 한다. 동기화 과정을 수행 후에는 약속된 시점에 심볼 및 비트결정을 통해 데이터를 획득함으로써 적용된 변복조방식의 이론적인 성능을 달성할 수 있다. 시험결과를 통해 본 논문에서 다룬 신호처리 기법이 비행체의 명령수신기에 효과적으로 적용될 수 있음을 확인한다.

분산 중계기 Part 1: 분산 중계 기술 (Distributed Translator Part 1: Distributed Translator Technology)

  • 김흥묵;박성익;음호민;서재현;이용태;임형수;이수인;이혁재
    • 방송공학회논문지
    • /
    • 제15권1호
    • /
    • pp.14-28
    • /
    • 2010
  • 본 논문에서는 ATSC (Advanced Television Systems Committee) 지상파 디지털 TV 방송 방식에서의 분산 주파수 망(distributed frequency network: DFN)의 특징 및 기술적인 요구 사항에 관해 고찰하고, 그 요구사항을 만족하기 위한 분산중계기(Distributed Translator: DTxR)를 제안한다. DFN은 송신기와 중계기는 서로 다른 주파수를 사용하지만 동일한 송신기 신호를 중계하는 모든 중계기들 간에는 동일한 주파수를 사용하는 방송망이다. 또한, 본 논문에서는 DTxR 구현을 위한 복조, 등화, TxID (Transmitter Identification) 생성 및 삽입, 변조, 그리고 중계기간 주파수 일치 등과 같은 신호처리 기술을 소개한다.

채널 적응형 광대역 모뎀 설계 및 구현 (Design and Implementation of the Channel Adaptive Broadband MODEM)

  • 장대익;김내수
    • 정보처리학회논문지C
    • /
    • 제11C권1호
    • /
    • pp.141-148
    • /
    • 2004
  • 최근 초고속 인터넷, HDTV, 3차원 입체 고 선명 TV, 그리고 ATM backbone 망 등과 같은 광대역 통신의 요구가 빠른 속도로 증가하고 있다. 따라서 무선망을 통한 광대역 데이터를 전송하기 위해 Ka 대역 주파수의 사용이 요구된다. 그런데 Ka 대역 주파수를 사용하면 강우에 의한 페이딩이나 대기손실에 의해 수신 데이터의 성능이 심각하게 영향을 받는다. 따라서 채널환경에 의한 성능 감소를 극복하기 위해 적응형 모뎀이 요구된다. 본 논문에서는 채널환경을 극복하는 155Mbps급 적응형 모뎀의 구조를 제시하고 설계한다. Ka 대역의 무선통신 채널에 대한 강우감쇠를 보상하기 위해 다양한 부호 율을 갖는 적응형 부호화 기법 및 TC-8PSK, QPSK, BPSK와 같은 다중 변조기법을 채택한다. 또한 본 논문에서는 다중 복조기에서 변조방식의 정보 없이 복조하기 위한 블라인드 복조방법을 제안하고, 빠른 위상모호성 해결 방법을 제안하며, SPW모델에 의해 적응형 모뎀의 설계와 시뮬레이션 결과를 제시한다. 본 155Mbps급 적응형 Modem은 $0.25\mu{m}$ CMOS 표준 셀 기술과 95만 게이트로 설계하고 구현하였다.

USRP 장치를 이용한 동일대역 전이중 무선통신 연구 (In-Band Full-Duplex Wireless Communication Using USRP)

  • 박하은;윤지용;김영식
    • 한국전자파학회논문지
    • /
    • 제30권3호
    • /
    • pp.229-235
    • /
    • 2019
  • 본 논문은 동일 대역 전이중 무선 통신 시스템의 구현에 관한 연구이다. 아날로그 RF 영역의 신호는 분리된 안테나를 이용하여 자기간섭 신호 크기를 줄이고, 디지털 영역은 SDR(Software Defined Radio)을 통해 자기간섭 신호를 제거하여 동일 대역 전이중 무선 통신 방식을 구현하였다. USRP X310 장치에 송신단의 안테나와 수신단의 안테나를 각각 사용하였으며, SDR 장치의 송수신단의 이득을 조절하여 수신단의 안테나로 들어오는 자기간섭 신호의 크기와 외부에서 수신하고자 하는 신호의 크기를 -64 dB으로 동일하게 설정하였다. 전이중 무선 통신 성능을 검증하기 위하여 소스데이터는 이미지를 사용하였으며 변조 방식은 OFDM 방식을 사용하였다. 반송파 주파수는 2.67 GHz, 대역폭은 20 MHz인 WiFi 표준 프레임을 사용하였다. 수신 신호에서 자기간섭 신호는 디지털 신호처리로 상쇄하였으며, 최대 34 dB까지 자기간섭 신호를 제거하였다. 자기간섭 신호를 제거하지 않았을 때는 OFDM 복조가 불가능하였다. 하지만 자기간섭 신호 제거량의 크기를 변화시켜가면서 BER을 측정한 결과, 자기간섭 신호를 34 dB 제거한 경우 BER이 $2.63{\times}10^{-5}$로 줄어들었고, 비터비 복호기(Viterbi decoder)를 통과한 결과, 100 Mbit data 송출량 동안 에러가 검출되지 않았다.

디지털 SSB 모뎀 개발에 관한 연구 (A Study on the Development of SSB Modem)

  • 진형두;최조천
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2007년도 추계종합학술대회
    • /
    • pp.693-697
    • /
    • 2007
  • SSB 무선모뎀은 데이터의 디지털 전압레벨을 가청주파수로 변환하는 변조와 역으로 가청주파수를 데이터의 디지털 전압레벨로 변환하는 복조과정을 거치는데 변${\cdot}$복조기는 하나의 DSP 칩을 이용하여 구현하였다. SSB의 특성상 주파수가 변할 때 인접한 두 주기에서 왜곡이 발생하는데 이것은 음성통신방식에는 아무런 영향을 주지 않으나 데이터 전송할 때는 심각한 영향을 준다. 다시 말하면 인접해 있는 2주기는 데이터 전송을 할 수 없다. 그래서 2-tone FSK방식을 사용하는 경우, 1비트를 보내기 위해 최소 3주기 이상을 보내야 한다. 그러므로, 고속전송을 위해서는 1개의 tone 신호를 보내는 변형된 위상지연 방식을 사용하여 모뎀을 구현하였다. 1200bps를 전송모드에서는 1.3kHz 심볼주파수에 지연시간 0과 $187{\mu}s$을 발생시켰고 2400bps 모드에서는 1.5kHz 심볼주파수에 0, $70{\mu}s$, $130{\mu}s$, 및 $200{\mu}s$의 지연시간을 두어 구현하였다. 최고전송속도 3600bps 모드에서 는 2.0kHz 심볼주파수에 0, $100{\mu}s$, $160{\mu}s$$250{\mu}s$의 지연시간을 두어 구현하였다. 이상의 방법으로 SSB 모뎀을 구현하였으며 기존 독일의 PACTOR와 미국의 CLOVER계열의 스펙트럼과 비교했을때 SSB 통과대역폭은 거의 비슷하였고 대역폭내의 신호대잡음비를 비교한 결과 본 연구 구현한 모뎀의 파형이 20dB정도 높은 이득으로 전송되는 우수한 특성을 보였다. 실제 전송시험결과에서도 송수신 Platform에 데이터가 정확하게 수신되고 있음을 확인하였다.

  • PDF

OFDM 변복조를 위한 단일 메모리 구조의 FFT/IFFT 코어 생성기 (A single-memory based FFT/IFFT core generator for OFDM modulation/demodulation)

  • 임창완;전흥우;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2009년도 춘계학술대회
    • /
    • pp.253-256
    • /
    • 2009
  • 본 논문에서는 OFDM 기반의 통신 시스템용 FFT/IFFT 코어 생성기(FFT_Core_Gen)를 구현하였다. FFT_Core_Gen은 $N=64{\times}2^k$($0{\leq}k{\leq}7$)의 8가지 FFT/IFFT 코어의 Verilog-HDL 코드를 생성한다. 생성되는 FFT/IFFT 코어는 in-place 방식의 단일 메모리 구조를 기반으로 하며, FFT 길이에 따라 radix-4와 radix-2 DIF 알고리듬의 혼합 구조가 적용된다. 또한, 메모리 감소와 연산 정밀도 향상을 위하여 중간 결과값의 크기에 따른 조건적 스케일링이 연산 stage 단위로 적용되도록 하였으며, 내부 데이터와 격자계수는 각각 14비트를 사용한다. FFT_Core_Gen에서 생성되는 FFT/IFFT 코어의 연산 정밀도는 최소 58-dB (N=8,192)에서부터 최대 63-dB (N=64)의 SQNR을 갖는다. 생성되는 코어를 $0.35-{\mu}m$ CMOS 표준 셀로 합성한 결과 75-MHz@3.3-V의 속도로 동작 가능하여 64점 FFT 연산에 $2.55-{\mu}s$가 소요되고, 8192점 FFT 연산에 $762.7-{\mu}s$가 소요되어 OFDM 기반의 무선 랜, DMB, DVB 시스템의 요구조건을 만족한다.

  • PDF

VDL Mode-2 를 위한 버스트 모드 AGC 루프 및 프리엠블 검출기 (Burst Mode AGC Loop and Preamble Detector for VDL Mode-2)

  • 김종만;은창수
    • 한국통신학회논문지
    • /
    • 제34권7C호
    • /
    • pp.706-714
    • /
    • 2009
  • 본 논문에서는 VDL(VHF Digital Link) Mode-2 D8PSK 변조 방식에 적용 가능한 Burst Mode AGC Loop와 Preamble 검출기를 제안하고 구현한 결과를 제시하였다. 일반적으로 AGC 방법은 연속 모드와 버스트 모드로 구분할 수 있다. 연속모드는 아날로그 피드백 방법으로도 우수한 성능을 얻을 수 있다. 그러나 연속모드에서 사용한 AGC 루프를 버스트 모드에 적용하는 것은 곤란하며 응답속도가 빼른 디지털 AGC 루프가 적합하다. 버스트 모드 통신에서 수신기의 AGC 루프는 휴지 구간에서 최대 이득을 갖도록 설계해야 신호 레벨이 작을 때에도 버스트의 존재 여부를 알 수 있다. 만약 버스트 시작 위치에 프리앵블이 있을 경우 버스트 구간에서 AGC 루프가 충분한 응답 속도를 갖지 못하면 프리엠블 시작점에서 수 심벌구간 동안 신호가 포호(saturation) 된다. 이렇게 되면 프리앵블 검출에 실패하거나 검출이 되었다 하더라도 프리앵블을 이용빼 복조 시에 필요한 각종 파라미터 추정에 영향을 미쳐 원하는 성능을 얻기 어려워진다. 본 논문에서는 이런 이유에서 AGC 루프와 프리엠블 검출기와의 연관성을 분석하고 버스트 모드에 적합한 AGC 루프와 프리앵블 검출기에 대해서 기술한다.

디지털 SSB 모뎀 개발에 관한 연구 (A Study on the Development of SSB Modem)

  • 김정년
    • 한국정보통신학회논문지
    • /
    • 제11권10호
    • /
    • pp.1852-1857
    • /
    • 2007
  • SSB 무선모뎀은 데이터의 디지털 전압레벨을 가청주파수로 변환하는 변조와 역으로 가청주파수를 데이터의 디지털 전압레벨로 변환하는 복조과정을 거치는데 변 복조기는 하나의 DSP 칩을 이용하여 구현하였다. SSB의 특성상 주파수가 변할 때 인접한 두 주기에서 왜곡이 발생하는데 이것은 음성통신방식에는 아무런 영향을 주지 않으나 데이터 전송할 때는 심각한 영향을 준다. 다시 말하면 인접해 있는 2주기는 데이터 전송을 할 수 없다. 그래서 2-tone FSK방식을 사용하는 경우, 1비트를 보내기 위해 최소 3주기 이상을 보내야 한다. 그러므로, 고속전송을 위해서는 1개의 tone 신호를 보내는 변형된 위상지연 방식을 사용하여 모뎀을 구현하였다. 1200bps를 전송모드에서는 1.3kHz 심볼주파수에 지연시간 0과 $187{\mu}s$을 발생시켰고 2400bps 모드에서는 1.5kHz 심볼주파수에 0, $70{\mu}s,\;130{\mu}s$$200{\mu}s$의 지연시간을 두어 구현하였다. 최고전송속도 3600bps 모드에서는 2.0kHz 심볼주파수에 0, $100{\mu}s,\;160{\mu}s$$250{\mu}s$의 지연시간을 두어 구현하였다. 이상의 방법으로 SSB 모뎀을 구현하였으며 기존 독일의 PACTOR와 미국의 CLOVER계열의 스펙트럼과 비교했을 때 SSB 통과대역폭은 거의 비슷하였고 대역폭내의 신호대잡음비를 비교한 결과 본 연구 구현한 모뎀의 파형이 20dB정도 높은 이득으로 전송되는 우수한 특성을 보였다. 실제 전송시험 결과에서도 송수신 Platform에 데이터가 정확하게 수신되고 있음을 확인하였다.

V2V 환경에서 적응적 채널 추정 기법에 대한 성능 분석 (Performance Analysis of Adaptive Channel Estimation Scheme in V2V Environments)

  • 이지혜;문상미;권순호;추명훈;배사라;김한종;김철성;김대진;황인태
    • 전자공학회논문지
    • /
    • 제54권8호
    • /
    • pp.26-33
    • /
    • 2017
  • 차량통신은 도로 위 차량들 간의 효율적인 조정을 가능하게 할 수 있을 뿐만 아니라, 더 나아가 미래 차량의 어플리케이션으로 차량 안전, 인포테인먼트 그리고 자율 주행까지도 다룰 수 있다. 3GPP(3rd Generation Partnership Project)에서는 LTE(Long Term Evolution) 기반 차량 통신에 대한 표준화 연구가 활발히 진행되고 있다. 차량 통신은 안전과 밀접한 관련이 있기 때문에, 낮은 지연과 높은 신뢰성을 필요로 한다. 하지만 차량의 빠른 이동성으로 인해 V2V(Vehicle-to-Vehicle) 환경은 채널 왜곡이 매우 심하며, 높은 신뢰성의 차량 통신을 위해서 채널 추정이 매우 중요한 요소임을 알 수 있다. 이를 위해 본 논문에서는 LTE 기반 V2V 환경에서 채널 추정 기법을 제안한다. LTE 기반 업링크 시스템에서 채널 추정은 파일럿 심볼인 DMRS(DeModulation Reference Signal)를 이용한다. 기존 채널 추정 기법으로는 LS(Least Square), DDCE(Decision Directed Channel Estimation), STA(Spectral Temporal Averaging), 그리고 Smoothing이 있다. 본 논문에서는 기존의 채널 추정 기법들과 달리 파일럿 심볼에서 QS(Quadratic Smoothing)를 이용해 보다도 정확한 채널을 추정하며, 데이터 심볼에서 적응적으로 채널을 추정하는 ASCE(Adaptive Smoothing Channel Estimation) 기법을 제안한다. 모의실험 결과, 제안한 ASCE 기법이 NMSE(Normalized Mean Square Error)와 BER(Bit Error Rate) 측면에서 전체적으로 성능이 향상 된 것을 볼 수 있다.

R4SDF/R4SDC Hybrid 구조를 이용한 메모리 효율적인 2k/8k FFT/IFFT 프로세서 설계 (A Design of Memory-efficient 2k/8k FFT/IFFT Processor using R4SDF/R4SDC Hybrid Structure)

  • 신경욱
    • 한국정보통신학회논문지
    • /
    • 제8권2호
    • /
    • pp.430-439
    • /
    • 2004
  • OFDM 방식의 DVB-T 수신기에서 다수 반송파의 변ㆍ복조를 수행하는 8192점/2048점 FFT/IFFT 프로세서 (CFFT8k2k)를 설계하였다. 8192점 FFT와 같이 변환 크기가 큰 경우에는 매우 큰 용량의 메모리가 필요하므로, 메모리 효율적인 설계가 중요하다. 본 논문에서는 R4SDC (Radix-4 Single-path Delay Commutator)와 R4SDF (Radix-4 Single-path Delay Feedback)를 혼합한 Hybrid 구조를 적용함으로써 R4SDC 단일 구조에 비해 약 20%의 메모리를 줄였으며, 2단계 수렴 블록 부동점 스케일링 기법을 적용함으로써 기존의 CBFP 방식에비해 약 24%의 메모리를 감소시켰다. 이와 같은 메모리 효율적인 설계를 통해, 기존 방식의 약 57%의 메모리만으로 구현되었으며, 칩 면적과 전력소모가 크게 감소되었다. CFFT8k2k 코어는 Verilog-HDL로 설계되었으며, 102,000여 개의 게이트, 292k 비트의 RAM, 그리고 39k 비트의 ROM으로 구현되었다. $0.25-{\um}m$ CMOS라이브러리로 합성된 게이트 레벨 netlst와 SDF를 이용한 타이밍 시뮬레이션 결과, 2.5-V 전원전압에서 50-MHz로 안전하게 동작함을 확인하였으며, 8192점 FFT/IFFT 연산에 164-${\mu}\textrm{s}$가 소요되어 DVB-T 사양을 만족하는 것으로 평가되었다. 설계된 CFFT8k2k 코어는 FPGA로 구현하여 정상 동작함을 확인하였으며, 8192점 FFT의 평균 SQNR은 약 60-㏈로 분석되었다.