• 제목/요약/키워드: Mismatch compensation

검색결과 88건 처리시간 0.025초

깊이 정보에 따른 레이어별 히스토그램 매칭을 이용한 조명 불일치 보상 기법 (Illumination Mismatch Compensation Algorithm based on Layered Histogram Matching by Using Depth Information)

  • 이동석;유지상
    • 한국통신학회논문지
    • /
    • 제35권8C호
    • /
    • pp.651-660
    • /
    • 2010
  • 본 논문에서는 깊이정보를 이용하여 레이어별 객체를 분리하고 개별적으로 히스토그램 매칭기법을 적용하는 색상 불일치 보상기법을 제안한다. 다시점 비디오의 조명 불일치 현상은 서로 다른 카메라의 위치와 카메라간의 잘못된 보정으로 인하여 발생한다. 이러한 색상 불일치는 다시점 비디오 부호화의 성능을 저하시키는 요인이 된다. 이러한 문제를 해결하기 위한 히스토그램 매칭을 이용한 전처리기법이 제안되었다. 히스토그램 매칭을 통해 모든 시점의 다시점 영상 히스토그램은 정해진 참조 시점영상의 히스토그램과 매칭이 되고, 다시점 비디오 부호화의 성능을 개선할 수 있다. 그러나 일반적으로 영상은 상호 독립적인 색상 분포와 히스토그램 분포을 가지는 여러 개의 객체로 구성된다. 특히 다시점 영상은 시점에 따른 프레임마다 객체의 구성과 위치 및 그 깊이가 각각 다르다. 본 논문에서는 주어진 영상 내에서 깊이정보를 이용하여 객체를 먼저 분리하고, 객체별로 히스토그램 매칭기법을 적용하여 색상 보상을 수행하는 새로운 기법을 제안한다. 실험을 통해 제안하는 객체 단위의 조명 보상기법이 기존의 영상 단위의 조명 보상기법보다 향상된 다시점 비디오 부호화 효율을 보이는 것을 확인하였다.

Probability of Early Retirement Among Emergency Physicians

  • Shin, Jaemyeong;Kim, Yun Jeong;Kim, Jong Kun;Lee, Dong Eun;Moon, Sungbae;Choe, Jae Young;Lee, Won Kee;Lee, Hyung Min;Cho, Kwang Hyun
    • Journal of Preventive Medicine and Public Health
    • /
    • 제51권3호
    • /
    • pp.154-162
    • /
    • 2018
  • Objectives: Early retirement occurs when one's job satisfaction suffers due to employment mismatch resulting from factors such as inadequate compensation. Medical doctors report high levels of job stress and burnout relative to other professionals. These levels are highest among emergency physicians (EPs), and despite general improvements in their working conditions, early retirement continues to become more common in this population. The purpose of this study was to identify the factors influencing EPs intention to retire early and to develop a probability equation for its prediction. Methods: A secondary analysis of data from the 2015 Korean Society of Emergency Physicians Survey was performed. The variables potentially influencing early retirement were organized into personal characteristics, extrinsic factors, and intrinsic factors. Logistic regression analysis was performed to identify risk factors and to develop a probability equation; these findings were then arranged in a nomogram. Results: Of the 377 survey respondents included in the analysis, 48.0% intended to retire early. Risk factors for early retirement included level of satisfaction with the specialty and its outlook, slanderous reviews, emergency room safety, health status, workload intensity, age, and hospital type. Intrinsic factors (i.e., slanderous reviews and satisfaction with the specialty and its outlook) had a stronger influence on early retirement than did extrinsic factors. Conclusions: To promote career longevity among EPs, it is vital to improve emergency room safety and workload intensity, to enhance medical professionalism through a stronger vision of emergency medicine, and to strengthen the patient-doctor relationship.

부분상관을 이용한 저 복잡도의 주파수 오차 추정기법 (Low Complexity Frequency Offset Estimation Using Partial Correlation)

  • 박지은;정용원;송인재;정의림
    • 한국정보통신학회논문지
    • /
    • 제18권8호
    • /
    • pp.1861-1868
    • /
    • 2014
  • 주파수 오차는 송 수신기내의 발진기의 오차와 송수신기의 이동속도에 의한 도플러 효과(doppler effect)로 인해 발생하는데 이러한 오차는 수신신호의 위상을 변화시켜 수신기의 성능을 떨어뜨리는 주요 요인 중 하나이다. 따라서 주파수 오차의 정밀한 추정 및 보상은 송 수신기의 필수적인 요소이다. 본 논문은 이러한 주파수 오차를 부분 상관을 이용하여 추정하는 새로운 방식을 제안하는데, 기존 방식에 비해 낮은 복잡도를 가진다. 또한 제안하는 방식은 주파수 추정 정확성의 손실 없이 주파수 오차 보상 범위의 조절이 가능하여 넓은 주파수 오차가 존재하는 시스템에 적합하다. 제안 방식의 검증을 위해 컴퓨터 모의실험 결과를 수행하고, 기존의 기법과 비교 분석하여 성능 및 복잡도에 이득이 있음을 보인다.

45nm CMOS 공정기술에 최적화된 저전압용 이득-부스팅 증폭기 기반의 1.1V 12b 100MS/s 0.43㎟ ADC (A 1.1V 12b 100MS/s 0.43㎟ ADC based on a low-voltage gain-boosting amplifier in a 45nm CMOS technology)

  • 안태지;박준상;노지현;이문교;나선필;이승훈
    • 전자공학회논문지
    • /
    • 제50권7호
    • /
    • pp.122-130
    • /
    • 2013
  • 본 논문에서는 주로 고속 디지털 통신시스템 응용을 위해 고해상도, 저전력 및 소면적을 동시에 만족하는 45nm CMOS 공정으로 제작된 4단 파이프라인 구조의 12비트 100MS/s ADC를 제안한다. 입력단 SHA 회로에는 높은 입력 주파수를 가진 신호가 인가되어도 12비트 이상의 정확도로 샘플링할 수 있도록 게이트-부트스트래핑 회로가 사용된다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 높은 신호스윙을 얻기 위해 이득-부스팅 구조의 2단 증폭기를 사용하며, 넓은 대역폭과 안정적인 신호정착을 위해 캐스코드 및 Miller 주파수 보상기법을 선택적으로 적용하였다. 채널길이 변조현상 및 전원전압 변화에 의한 전류 부정합을 최소화하기 위하여 캐스코드 전류 반복기를 사용하며, 소자의 부정합을 최소화하기 위하여 전류 반복기와 증폭기의 단위 넓이를 통일하여 소자를 레이아웃 하였다. 또한, 제안하는 ADC에는 전원전압 및 온도 변화에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 다양한 시스템에 응용이 가능하도록 하였다. 제안하는 시제품 ADC는 45nm CMOS 공정으로 제작되었으며 측정된 DNL 및 INL은 각각 최대 0.88LSB, 1.46LSB의 값을 가지며, 동적성능은 100MS/s의 동작속도에서 각각 최대 61.0dB의 SNDR과 74.9dB의 SFDR을 보여준다. 시제품 ADC의 면적은 $0.43mm^2$ 이며 전력소모는 1.1V 전원전압 및 100MS/s 동작속도에서 29.8mW이다.

위상 잡음 보상과 PAPR 저감을 고려한 DFT-Spread OFDM 통신 시스템 설계와 성능 평가 (Design and Performance Evaluation of the DFT-Spread OFDM Communication System for Phase Noise Compensation and PAPR Reduction)

  • 이영선;김남일;김상우;유흥균
    • 한국전자파학회논문지
    • /
    • 제17권7호
    • /
    • pp.638-647
    • /
    • 2006
  • 최근에 PAPR(Peak to Average Power Ratio)을 저감하기 위하여 DFT-Spread OFDM(Discrete Fourier Transform-Spread Orthogonal Frequency Division Multiplexing) 이 많이 연구되고 있다. 그러나 DFT-Spread OFDM 시스템에서는 발진기에서 발생하는 위상 잡음에 의한 DFT 확산 코드의 위상 오프셋 불일치로 인하여 기존 OFDM 시스템에 비하여 상대적으로 더 많은 간섭 즉 ICI(Inter-sub-Carrier-Interference)와 SCI(Self-Channel- Interference) 성분이 발생하여 성능이 나빠진다. 본 논문에서는 먼저 DFT-Spread OFDM 시스템의 위상 잡음에 의한 통신 성능의 영향을 분석한다. 그리고 위상 잡음 보상을 위한 기존의 ICI 제거 기법 (ICI self-cancellation method)을 검토하고, 2 가지 새로운 ICI 제거 기법을 제안한다. 또한, PAPR을 저감하고 동시에 위상 잡음에 의해 간섭을 제거하기 위하여, 기존 방법과 새로이 제안한 ICI 제거 기법을 사용하는 새로운 시스템을 구성하고 그 성능을 비교 분석한다. 분석 결과, DFT-Spread OFDM 시스템에 ICI 제거 기법을 적용한 새로운 시스템은 낮은 PAPR 특성을 유지하면서 위상 잡음에 의한 성능 악화를 최소화할 수 있다. 그 중에서 data-conjugate 기법과 새로 제안한 symmetric data-conjugate 기법을 적용한 DFT-Spread OFDM 시스템이 제일 우수하여 DFT-Spread OFDM 보다 크게 성능이 개선되며, data-conjugate 기법을 적용한 DFT-Spread OFDM이 좀 더 우수하다.

System-On-Glass를 위한 Poly-Si TFT 소 면적 DC-DC 변환회로 (An Area-Efficient DC-DC Converter with Poly-Si TFT for System-On-Glass)

  • 이균렬;김대준;유창식
    • 대한전자공학회논문지SD
    • /
    • 제42권2호
    • /
    • pp.1-8
    • /
    • 2005
  • System-on-glass를 위해 poly-Si TFT로 면적이 작으면서도 리플전압을 최소화한 DC-DC 전압 변환회로를 개발하였다. 전압 변환회로는 전하 펌핑 회로, 문턱전압 변화를 보상한 비교기, 오실레이터, 버퍼, 다중 위상 클럭을 만들기 위한 지연 회로로 구성된다. 제안한 다중 위상 클럭킹을 적용함으로써 클럭 주파수 또는 필터링 캐패시터의 증가 없이도 낮은 출력 리플전압을 얻음으로써 DC-DC 변환기의 면적을 최소화 하였다. 제안한 DC-DC 변환회로를 제작하여 측정한 결과 $R_{out}=100k\Omega,\;C_{out}=100pF$, 그리고 $f_{clk}=1MHz$에서 Dickson 구조와 기존의 cross-coupled 구조에서의 리플전압은 각각 590mv와 215mv인 반면 4-위상 클럭킹을 적용한 구조에서는 123mV이다. 그리고 50mV의 리플전압을 가지기 위해 필요한 필터링 캐패시터의 크기는 $I_{out}=100uA$$f_{clk}=1MHz$에서 Dickson 구조와 기존의 cross-coupled 구조에서는 각각 1029pF와 575pF인 반면 4-위상과 6-위상 클럭킹을 적용한 구조에서는 단지 290pF와 157pF만이 각각 요구된다. 구조별 효율로는 Dickson 구조의 전하 펌프에서는 $59\%$, 기존의 cross-coupled 구조와 본 논문에서 제안한 4-위상을 적용한 cross-coupled 구조의 전하 펌프에서는 $65.7\%$$65.3\%$의 효율을 각각 가진다.

시리얼 데이터 통신을 위한 기준 클록이 없는 3.2Gb/s 클록 데이터 복원회로 (A 3.2Gb/s Clock and Data Recovery Circuit without Reference Clock for Serial Data Communication)

  • 김강직;정기상;조성익
    • 전자공학회논문지SC
    • /
    • 제46권2호
    • /
    • pp.72-77
    • /
    • 2009
  • 본 논문은 별도 기준 클록 없이 고속 시리얼 데이터 통신을 위한 3.2Gb/s 클록 데이터 복원(CDR) 회로를 설명한다. CDR회로는 전체적으로 5부분으로 구성되며, 위상검출기(PD)와 주파수 검출기(FD), 다중 위상 전압 제어 발진기(VCO), 전하펌프(CP), 외부 루프필터(LF)로 구성되어 있다. CDR회로는 half-rate bang-bang 타입의 위상 검출기와 입력 pull-in 범위를 늘릴 수 있도록 half-rate 주파수 검출기를 적용하였다. VCO는 4단의 차동 지연단(delay cell)으로 구성되어 있으며 튜닝 범위와 선형성 향상을 위해 rail-to-rail 전류 바이어스단을 적용하였다 각 지연단은 풀 스윙과 듀티의 부정합을 보상할 수 있는 출력 버퍼를 갖고 있다. 구현한 CDR회로는 별도의 기준 클록 없이 넓은 pull-in 범위를 확보할 수 있으며 기준 클록 생성을 위한 부가적인 Phase-Locked Loop를 필요치 않기 때문에 칩의 면적과 전력소비를 효과적으로 줄일 수 있다. 본 CDR 회로는 0.18um 1P6M CMOS 공정을 이용하여 제작하였고 루프 필터를 제외한 전체 칩 면적은 $1{\times}1mm^2$이다. 3.2Gb/s 입력 데이터 율에서 모의실험을 통한 복원된 클록의 pk-pk 지터는 26ps이며 1.8V 전원전압에서 전체 전력소모는 63mW로 나타났다. 동일한 입력 데이터 율에서 테스트를 통한 pk-pk 지터 결과는 55ps였으며 신뢰할 수 있는 입력 데이터율 범위는 약 2.4Gb/s에서 3.4Gb/s로 나타났다.

Direct Imaging of Polarization-induced Charge Distribution and Domain Switching using TEM

  • 오상호
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
    • /
    • pp.99-99
    • /
    • 2013
  • In this talk, I will present two research works in progress, which are: i) mapping of piezoelectric polarization and associated charge density distribution in the heteroepitaxial InGaN/GaN multi-quantum well (MQW) structure of a light emitting diode (LED) by using inline electron holography and ii) in-situ observation of the polarization switching process of an ferroelectric Pb(Zr1-x,Tix)O3 (PZT) thin film capacitor under an applied electric field in transmission electron microscope (TEM). In the first part, I will show that strain as well as total charge density distributions can be mapped quantitatively across all the functional layers constituting a LED, including n-type GaN, InGaN/GaN MQWs, and p-type GaN with sub-nm spatial resolution (~0.8 nm) by using inline electron holography. The experimentally obtained strain maps were verified by comparison with finite element method simulations and confirmed that not only InGaN QWs (2.5 nm in thickness) but also GaN QBs (10 nm in thickness) in the MQW structure are strained complementary to accommodate the lattice misfit strain. Because of this complementary strain of GaN QBs, the strain gradient and also (piezoelectric) polarization gradient across the MQW changes more steeply than expected, resulting in more polarization charge density at the MQW interfaces than the typically expected value from the spontaneous polarization mismatch alone. By quantitative and comparative analysis of the total charge density map with the polarization charge map, we can clarify what extent of the polarization charges are compensated by the electrons supplied from the n-doped GaN QBs. Comparison with the simulated energy band diagrams with various screening parameters show that only 60% of the net polarization charges are compensated by the electrons from the GaN QBs, which results in the internal field of ~2.0 MV cm-1 across each pair of GaN/InGaN of the MQW structure. In the second part of my talk, I will present in-situ observations of the polarization switching process of a planar Ni/PZT/SrRuO3 capacitor using TEM. We observed the preferential, but asymmetric, nucleation and forward growth of switched c-domains at the PZT/electrode interfaces arising from the built-in electric field beneath each interface. The subsequent sideways growth was inhibited by the depolarization field due to the imperfect charge compensation at the counter electrode and preexisting a-domain walls, leading to asymmetric switching. It was found that the preexisting a-domains split into fine a- and c-domains constituting a $90^{\circ}$ stripe domain pattern during the $180^{\circ}$ polarization switching process, revealing that these domains also actively participated in the out-of-plane polarization switching. The real-time observations uncovered the origin of the switching asymmetry and further clarified the importance of charged domain walls and the interfaces with electrodes in the ferroelectric switching processes.

  • PDF