• 대한전자공학회논문지
• /
• 제21권6호
• /
• pp.7-16
• /
• 1984

본 논문에서는 디지탈 자동 음성 응답장치의 개발에 관하여 전반적인 사항을 기술하였다. 개발된 디지탈 음성 응답 장치는 전화국에서 가입자가 전화번호를 문의하였을 때 자동 응답할 구 있도록 특별히 구성된 시스템이다. 본 시스템의 구현 algorithm으로는 pitch predictive loop(PPL)을 가지는 RELP(residual excited linear pediction)방식을 사용하였는데 system memory는 비교적 적은 반면 음질은 아주 좋은 것이 개발된 자동 응답기의 큰 장점이라 하겠다. Hardware는 bit-slice microprocessor를 사용한 음성 합성기와 controller 및 I/O로 이루어져 있는데 이들은 실시간 신호처리와 시스템의 적응성 및 신뢰성을 고려하여 설계하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1991년도 한국자동제어학술회의논문집(국내학술편); KOEX, Seoul; 22-24 Oct. 1991
• /
• pp.1077-1080
• /
• 1991

It has been recognized as important subject by users that PID-Controllers widely used in industrial processes must be well-tuned, In this paper, We present an automatic tuning method for PID-Controllers which is based on discrete parameter estimation and application of conventional tuning-rules. The method is easy to implement on microprocessor because critical values are obtained by the mathematical computation. Also, it permits quick on-line tuning. Simulation results show that most processes are well tuned by the suggested tuning method in this paper.

• 한국마린엔지니어링학회:학술대회논문집
• /
• 한국마린엔지니어링학회 2006년도 전기학술대회논문집
• /
• pp.263-264
• /
• 2006

On this study the performance of engineering workstation running OpenGL based application The following instructions are enhanced by configuring of the microprocessor and main memories. Single processors and more main memories are better than dual and less or same is confirmed.

• 대한전자공학회논문지
• /
• 제27권6호
• /
• pp.879-885
• /
• 1990

The geometrical algorithm for generating a 3-phase SPWM signal for VVVF (Variable Voltage, Variable Frequency) inverter drives is proposed. In this techniques, it is suitable for micro-processor based implementation since the pulsewiths are computable in real time from simple analytic expressions. System hardware consists of the inverter circuit and the 3-phase SPWM signal generating circuit. The inverter circuit is a 3-phase SPWM signal generating circuit is single board micro-processor consisting of Z-80A CPU, EPROMXI, CTC, PIO. The method of controlling VVVF at the inverter output is discussed here.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 정기총회 및 창립40주년기념 학술대회 학회본부
• /
• pp.543-546
• /
• 1987

Trapezoidal wave is suitable for the modulating signal of the microcomputer based PWM inverter for the use of motor drives because the switching patterns can be generated by means of on-line computation. In this paper, the output waveform of three-level modulation inverters for the trapezoidal modulating signal is investigated both theoretically and experimentally.

• Journal of information and communication convergence engineering
• /
• 제9권4호
• /
• pp.428-430
• /
• 2011

Recent semiconductor design technology has been substantially developed that we can design a micro-system on a chip as well as implementing an application specific IC in an FPGA. SPARTAN-3E developed by Xilinx is equipped with an FPGA that holds as much as 500 thousand transistors connected with MicroBlaze softcore microprocessor bus system. In this paper, we discuss a method of implementing an embedded system using the SPARTAN-3E. We also explain the peripherals and the bus protocols and the expandability of this kind of embedded systems.

• ETRI Journal
• /
• 제25권5호
• /
• pp.337-344
• /
• 2003

In this paper, we introduce a fully synthesizable 32-bit embedded microprocessor core called the AE32000B. The AE32000B core is based on the extendable instruction set computer architecture, so it has high code density and a low memory access rate. In order to improve the performance of the core, we developed and adopted various design options, including the load extension register instruction (LERI) folding unit, a high performance multiply and accumulate (MAC) unit, various DSP units, and an efficient coprocessor interface. The instructions per cycle count of the Dhrystone 2.1 benchmark for the designed core is about 0.86. We verified the synthesizability and the area and time performances of our design using two CMOS standard cell libraries: a 0.35-${\mu}m$ library and a 0.18-${\mu}m$ library. With the 0.35-${\mu}m$ library, the core can be synthesized with about 47,000 gates and operate at 70 MHz or higher, while it can be synthesized with about 53,000 gates and operate at 120 MHz or higher with the 0.18-${\mu}m$ library.

• 한국통신학회논문지
• /
• 제33권10C호
• /
• pp.798-804
• /
• 2008

본 논문에서는 마이크로프로세서의 영상 정보 처리 시 L2 캐시의 오류검출 및 정정 회로의 저 전력을 구현하기 위한 오류정정 회로를 제안 하였다. 영상 정보 처리 시에 마이크로프로세서의 L2 캐시에 접근하는 입출력 데이터를 분석하기 위하여 Simplescalar-ARM 사용하여 데이터 입출력에 대한 빈도와 32 bit 처리를 위한 각 bit에 대한 변화율에 대해서 분석한다. 변화량이 많은 비트와 변화량이 적은 비트를 추출하고, 변화의 유사성을 가지는 비트들의 배치를 고려하여 저 전력을 구현할 수 있는 H-matrix를 제안하고 회로를 구현한다. H-spice를 이용하여 구현된 회로와 기존 마이크로프로세서에서 사용하는 Odd-weight-column code의 전력소모에 대한 비교를 위하여 시뮬레이션을 수행하였다. 실험결과 Odd-weight-column code 대비 17%의 소비전력을 감소시킬 수 있었다.

• 한국시뮬레이션학회논문지
• /
• 제15권4호
• /
• pp.51-58
• /
• 2006

임베디드 소프트웨어의 디버깅은 일반 소프트웨어의 디버깅과는 많이 다르다. 예를 들어 임베디드 소프트웨어 디버깅에는 일반 소프트웨어의 디버깅에는 필요하지 않는 전력 소비량에 대한 정보, 실행된 명령어 분포에 대한 정보, 사용된 레지스터 분포에 대한 정보, 프로그램 수행 시 소요된 클럭 수에 대한 정보 등이 추가적으로 더 필요하다. 본 논문은 임베디드 소프트웨어가 수행되는 마이크로프로세서의 명령어 집합 시뮬레이터를 이용하여 임베디드 소프트웨어를 효과적으로 디버깅하는 새로운 방법을 제안한다. 본 연구에서는 국산 임베디드 마이크로프로세서인 SE1608의 명령어 집합 시뮬레이터를 기반으로 디버거를 개발하고 이를 사용하여 임베디드 소프트웨어 벤치마크 프로그램으로 많이 이용되는 MiBench 프로그램을 사용하여 임베디드 소프트웨어를 효과적으로 디버깅하는 보기를 제시한다. 본 연구에서 제시한 디버깅 방법은 기존의 디버깅 방법에 비하여 비교적 구현하기도 쉬우면서 많은 장점이 있는 것으로 판단된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2021년도 춘계학술대회
• /
• pp.295-297
• /
• 2021

본 연구에서는 COVID-19에 의하여 일시적으로 온라인 수업이 실시되어 교차 등교를 하게 된 집단이 마이크로프로세서 수업을 한 결과를 토대로 회복탄력성 차이를 분석하였다. 연구의 결과로는 온라인 수업에서는 회복탄력성 150미만이 12명, 150이상 180미만이 33명, 180이상이 10명으로 나타났다. 반면에 등교 수업에서는 회복탄력성 150미만이 8명, 150이상 180미만이 30명 180이상이 17명으로 나타났다. 따라서, 마이크로프로세서 수업과 같이 하드웨어와 소프트웨어를 동시에 수업하는 과목에서는 되도록 실험실습 환경을 구축할 수 있는 등교 수업으로 진행하여야 하며, COVID-19으로 인하여 부득이하게 온라인 수업으로 진행할 시에는 다른 이론 과목과 동일하게 이론 내용을 중점적으로 진행하여야 한다.