• ETRI Journal
• /
• 제36권5호
• /
• pp.741-751
• /
• 2014

Smart TV is expected to bring cloud services based on virtualization technologies to the home environment with hardware and software support. Although most physical resources can be shared among virtual machines (VMs) using a time sharing approach, allocating the proper amount of memory to VMs is still challenging. In this paper, we propose a novel mechanism to dynamically balance the memory allocation among VMs in virtualized Smart TV systems. In contrast to previous studies, where a virtual machine monitor (VMM) is solely responsible for estimating the working set size, our mechanism is symbiotic. Each VM periodically reports its memory usage pattern to the VMM. The VMM then predicts the future memory demand of each VM and rebalances the memory allocation among the VMs when necessary. Experimental results show that our mechanism improves performance by up to 18.28 times and reduces expensive memory swapping by up to 99.73% with negligible overheads (0.05% on average).

• 한국정보처리학회논문지
• /
• 제7권4호
• /
• pp.1082-1091
• /
• 2000

In Distributed Shared Memory systems, false sharing occurs when two different data items, not shared but accessed by two different processors, are allocated to a single block and is an important factor in degrading system performance. The paper first analyzes shared memory allocation and reference patterns in parallel applications that allocate memory for shared data objects using a dynamic memory allocator. The shared objects are sequentially allocated and generally show different reference patterns. If the objects with the same size are requested successively as many times as the number of processors, each object is referenced by only a particular processor. If the objects with the same size are requested successively much more than the number of processors, two or more successive objects are referenced by only particular processors. On the basis of these analyses, we propose a memory allocation scheme which allocates each object requested by different processors to different pages and evaluate the existing memory allocation techniques for reducing false sharing faults. Our allocation scheme reduces a considerable amount of false sharing faults for some applications with a little additional memory space.

• 정보과학회 논문지
• /
• 제42권2호
• /
• pp.183-189
• /
• 2015

최근 DRAM 기반의 메인 메모리 기술 발전이 한계에 봉착함에 따라 컴퓨터 시스템의 진보에도 어려움이 발생하고 있다. 이를 개선하기 위해 집적도가 높고 비휘발성을 갖는 차세대 메모리 기술이 등장하고 있으나 이들은 쓰기 속도가 느리거나 쓰기 횟수에 제한이 있는 등, 메인 메모리로 사용하기에는 아직 무리가 있다. 본 논문에서는 여러 차세대 메모리 기술들의 장점들을 조합하여 활용하는 하이브리드 메인 메모리 시스템, 즉 HyMN을 제안한다. HyMN은 차세대 메모리 기술을 쓰기적합램과 읽기적합램으로 분류하여 메인 메모리 시스템을 구성함으로써, 내구성이 양호하고, 고용량화가 용이하며, 비휘발성을 활용할 수 있는 시스템을 구현한다. 본 논문에서는 또한, 쓰기적합램이 어느 정도의 크기로 구성되어야 하는지를 보이고 정전 시 손실에 대한 복구비용이 없거나 미미한 HyMN이 일상적으로 프로세스를 실행할 때 실행 시간 성능이 DRAM으로만 구성된 시스템에 비하여 유사함을 검증한다.

• 전자공학회논문지B
• /
• 제31B권11호
• /
• pp.45-52
• /
• 1994

최근 고성능 마이크로 프로세서들의 가격 경쟁력에 힘입어 공유 버스 방식의 다중 처리기 시스템이 많이 등장하고 있다. 이들 다중 처리기 시스템들은 주기억장치의 구조에 따라 성능이 크게 달라질 수 있다. 주기억장치의 중요성은 마이크로 프로세서들이 고속화 되어감에 따라 더욱 커지고 있다. 개개의 마이크로 프로세서들을 위한 캐시 메모리가 대부분의 시스템에서 채용되고 있으나 여전히 공유되는 주기억장치의 접근 특성은 다중 처리기 시스템의 성능과 확장성을 제약하는 요소가 된다. 본 논문에서는 파이프라인 방식의 시스템 버스의 효율성을 최대한 유지하면서 주기억장치 구현의 유연성을 제공하는 비동기적 주기억장치의 구조를 제안하며 그 효과를 시뮬레이션을 통하여 보이고 있다. 시스템 버스로는 고속 중형 컴퓨터를 위하여 설계된 HiPi+Bus를 모델로 하고 있으며 Verilog를 이용하여 시뮬레이션 하였다. 이 시뮬레이션을 통하여 제안된 비동기적 주기억장치 구조가 시스템 버스의 사용률을 낮추어 줌으로써 시스템의 성능과 확장성을 향상시킴을 알 수 있었다. 또한 제안된 구조를 구현하기 위한 구현 방법상의 변수들을 평가 하였으며 구현된 주기억장치를 시험 프로그램을 이용한 시험 환경에서 시험하여 그 동작과 유용성을 확인하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제15권5호
• /
• pp.350-354
• /
• 2009

임베디드 시스템에서 프로그램 성능을 향상시키기 위해서는 시스템의 하드웨어를 이해하고 활용하는 것이 중요하다. 특히 메모리 서브시스템에 대한 이해는 프로그램을 주어진 하드웨어에 최적화하여 성능을 향상시키는 데 큰 역할을 한다. 본 논문에서는 cache, TLB, DRAM과 같은 메모리 서브시스템의 파라미터를 자동적으로 검출하는 기존의 알고리즘을 임베디드 시스템에 적용해 보고, 새롭게 메모리 뱅크 개수 검출 알고리즘을 제안한다. 제안한 알고리즘은 실제 여러 가지 임베디드 시스템 환경에서 실험을 통해 검증하였고, 실험 결과 메모리 서브시스템의 파라미터를 정확히 검출해 낼 수 있는 것을 확인하였다.

• 디지털콘텐츠학회 논문지
• /
• 제14권2호
• /
• pp.247-254
• /
• 2013

PRAM, FRAM, MRAM 등 스토리지 클래스 메모리(SCM)는 가까운 미래에 접근 속도는 DRAM에 용량은 플래시 메모리에 근접할 것으로 예상된다. 따라서 SCM이 컴퓨터 시스템에서 메모리(DRAM)뿐만 아니라 스토리지(하드디스크 혹은 플래시 메모리)를 대체할 수 있을 것이다. 이 논문에서는 SCM 기반 컴퓨터 시스템을 위한 효율적인 파일 접근 프레임워크를 제안한다. 제안하는 프레임워크는 SCM에 파일 저장을 위한 영역과 메모리 사용을 위한 영역을 구분하지 않는다. 또한 제안하는 프레임워크는 파일 관리를 위하여 단일 데이터 접근 경로, 파일 매핑을 통한 제로 카피 데이터 읽기, 카피 온 라이트 기반 데이터 쓰기, 다수 페이지 프리 폴팅 등 다양한 메모리 관련 기술들을 사용한다. 주요 실험 결과를 통해서 논문에서 제안하는 프레임워크는 SCM 기반 컴퓨터 시스템의 운영체제 디자인을 위한 초석이 될 것이다.

• 한국인터넷방송통신학회논문지
• /
• 제21권6호
• /
• pp.71-76
• /
• 2021

최근 사물인터넷의 데이터가 대용량화됨에 따라 실시간 시스템의 메모리 전력 소모가 급증하고 있다. 이는 실시간 시스템이 태스크 전체를 항상 메모리에 올려놓고 처리함으로 인한 DRAM 용량 증가에 기인한다. 본 논문은 최근 각광 받는 고속 스토리지를 활용하여 실시간 태스크의 일부를 스토리지에 내려놓고 필요시 메모리에 올리는 전력 절감 기술을 제안한다. 또한, 이를 CPU의 동적 전압조절 기법과 결합하여 CPU와 메모리의 전력 절감을 동시에 최적화한다. 제안하는 기술은 CPU의 유휴시간을 최대한 줄이는 전압 모드를 결정하는 동시에 메모리 크기를 최소화하는 스왑 비율을 결정하여, 태스크의 데드라인을 어기지 않으면서 전력 소모를 최소화하는 최적의 조합을 탐색한다. 시뮬레이션 실험을 통해 제안하는 기술이 실시간 시스템의 전력 소모를 크게 줄임을 보인다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.1896-1900
• /
• 2003

In this paper, a new type of output feedback control, called a receding horizon finite memory control (RHFMC), is proposed for stochastic discrete-time state space systems. Constraints such as linearity and finite memory structure with respect to an input and an output, and unbiasedness from the optimal state feedback control are required in advance. The proposed RHFMC is chosen to minimize an optimal criterion with these constraints. The RHFMC is obtained in an explicit closed form using the output and input information on the recent time interval. It is shown that the RHFMC consists of a receding horizon control and an FIR filter. The stability of the RHFMC is investigated for stochastic systems.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.421-425
• /
• 1999

As the market size of multiprocessor systems for commercial applications, parallel systems, especially cache-coherent shared-memory multiprocessors that are conventionally designed for scientific applications need to be tuned in different fashion to achieve the best performance for new application area. In this paper, indepth investigation on the memory behavior which is the primary cause for performance changes were made. We chose representative benchmarks in scientific and commercial application areas. After running execution-driven simulation for bus-based cache-coherent shared-memory multiprocessors, we experienced significant differences and conclude that the systems must be carefully and differently designed to achieve the best performance when they are built for distinct applications.

• IEIE Transactions on Smart Processing and Computing
• /
• 제5권4호
• /
• pp.274-282
• /
• 2016

This paper proposes code optimization techniques to reduce energy consumption of complex multimedia applications in a hybrid memory system with volatile dynamic random access memory (DRAM) and non-volatile spin-transfer torque magnetoresistive RAM (STT-MRAM). The proposed approach analyzes read/write operations for variables in an application. Based on the profile, variables with a high read operation are allocated to STT-MRAM, and variables with a high write operation are allocated to DRAM to reduce energy consumption. In this paper, to optimize code for real-life complicated applications, we develop a profiler, a code modifier, and compiler/link scripts. The proposed techniques are applied to a Fast Forward Motion Picture Experts Group (FFmpeg) application. The experiment reduces energy consumption by up to 22%.