• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.144-145
• /
• 2007

Phase change random access memory is one of the most promising candidates for next generation non-volatile memories. However, the high reset current is one major obstacle to develop a high density PRAM. One way of the reset current reduction is to develop the new phase change material. In this paper, to reduce the reset current for phase transition, we have investigated the effect of phase change material parameters using finite element analysis.

• 정보저장시스템학회논문집
• /
• 제7권1호
• /
• pp.42-46
• /
• 2011

Holographic Data Storage System (HDSS), one of the next generation data storage devices, is a 2-dimensional page oriented memory system using volume hologram. HDSS has many noise sources such as crosstalk, scattering and inter pixel interference, etc. The noise source is changing intensity of the light used for carrying the data signal in HDSS. The inter pixel interference results in decrease of Signal to Noise Ratio and increase of Bit Error Rate. In order to improve these problems, this paper proposes to compensate the inter pixel interference with simple interference mask.

• 산업경영시스템학회지
• /
• 제26권3호
• /
• pp.67-73
• /
• 2003

Manufacturing technologies of compound semiconductor are similar to the process of memory device, but management technology of manufacturing process for compound semiconductor is not enough developed. Semiconductor manufacturing environment also has been emerged as mass customization and open foundry service so integrated manufacturing system is needed. In this study we design the integrated manufacturing system for compound semiconductor fabrication t hat has monitoring of process, reduction of lead-time, obedience of due-dates and so on. This study presents integrated manufacturing system having database system that based on web and data acquisition system. And we will implement them in the actual compound semiconductor fabrication.

• 한국컴퓨터정보학회논문지
• /
• 제24권7호
• /
• pp.1-8
• /
• 2019

Recently, an SSD with hybrid buffer memories is actively researching to reduce the overall latency in server computing systems. However, existing hybrid buffer policies caused many swapping operations in pages because it did not consider the overall latency such as read/write operations of flash chips in the SSD. This paper proposes the clock with hybrid buffer memories (CLOCK-HBM) for a new hybrid buffer policy in the SSD with server computing systems. The CLOCK-HBM constructs new policies based on unique characteristics in both DRAM buffer and NVMs buffer for reducing the number of swapping operations in the SSD. In experimental results, the CLOCK-HBM reduced the number of swapping operations in the SSD by 43.5% on average, compared with LRU, CLOCK, and CLOCK-DNV.

• 한국정보통신학회논문지
• /
• 제26권4호
• /
• pp.633-636
• /
• 2022

The reduction of energy consumption at the base station (BS) has become more important recently. In this paper, we consider the adaptive muting of the antennas based on the predicted future traffic load to reduce the energy consumption where the number of active antennas is adaptively adjusted according to the predicted future traffic load. Given that traffic load is sequential data, three different RNN structures, namely long-short term memory (LSTM), gated recurrent unit (GRU), and bidirectional LSTM (Bi-LSTM) are considered for the future traffic load prediction. Through the performance evaluation based on the actual traffic load collected from the Afghanistan telecom company, we confirm that the traffic load can be estimated accurately and the overall power consumption can also be reduced significantly using the antenna musing.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2021년도 추계학술발표대회
• /
• pp.1203-1206
• /
• 2021

소음은 난청, 스트레스 등의 원인이 된다. 본 연구에서는 ANC(Active Noise Cancellation)을 바탕으로, 기술적인 방법을 통해 소음을 저감 시키는 스피커를 구현하였다. ANC 란 소음 주파수의 위상을 180° 변환하여 주파수와 레벨이 동일한 역 소음을 발생시켜 주변 소음을 저감, 차단하는 기술이다. 현재 시중 제품들에 적용되는 일반적인 ANC 의 경우, 피드백(Feedback) 방식이라는 점과 시간 지연(Time gap)이 발생한다는 한계가 있다. 이를 보완하기 위해 AI 학습으로 소음을 미리 예측하여 시간 지연을 줄이는 방법을 고안했다. 순환 신경망(RNN)의 장기의존성 문제를 해결하는 시계열 예측 딥러닝 알고리즘인 LSTM(Long Short-Term Memory Network) 모델을 사용하였다. 또한, AI 학습 효율을 향상시킬 수 있는 하드웨어 장비들을 활용하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2023년도 추계학술발표대회
• /
• pp.1108-1109
• /
• 2023

본 논문은 선박 내부 소음을 효과적으로 감소시키기 위한 ANC(Active Noise Cancellation)및 인공 지능 (AI) 결합 시스템의 개발과 적용에 관한 연구를 다룬다. 선박 환경에서의 소음은 승원의 스트레스 증가와 불편을 초래하므로, 이를 해결하기 위한 방법을 제안하고자 한다. 외부 소음과 내부 소음 데이터를 수집하고, STFT(Short-Time Fourier Transform)알고리즘을 통해 소음 데이터를 분석 가능한 형태로 전처리한다. 그 후, LSTM(Long Short-Term Memory)알고리즘을 사용하여 선박 외부에서 발생한 소음을 입력으로 받아 내부에서 들리는 외부 소음을 예측하고 제어하는 모델을 훈련시킨다. 이후 최적화 과정을 거쳐 예측 소음의 반대 파형을 생성 및 출력을 통해 ANC 를 구현한다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제30권10호
• /
• pp.973-982
• /
• 2003

이 논문은 주어진 영상에 존재하는 물체를 자동적으로 탐지하기 위한 시간과 공간 효율적인 방법을 소개한다. 일반화 허프 변환(Generalized Hough Transform: GHT)은 다양한 모양의 물체를 찾기 위해 자동 물체 탐지를 하는 강력한 템플릿(template) 매칭 알고리즘이다. 다양한 모양과 크기의 물체를 찾기 위해 서로 다른 많은 템플릿을 GHT에 적용해야 한다. GHT로 찾아진 모든 경계선은 보다 정교한 경계선을 찾기 위한 초기 외곽선으로 사용된다. 그러나, GHT의 주요 단점은 과도한 시간과 공간을 요구하는 것이다. 이런 단점을 극복하기 위해서, 제안된 알고리즘은 공간 효율적 방법인 반복적 GHT(iterative GHT: IGHT)를 사용한다. 또한, 원래 영상의 크기를 이분의 일 크기와 사분의 일 크기로 줄여서 다중 해상도 탐색을 이용한다. 사분의 일 영상에서 첫 번째 IGHT를 수행하여 획득한 정보를 이용하고, 세포 크기의 범위를 줄여 이분의 일 크기의 영상에서 탐색공간을 제한한다. 이분의 일 크기의 영상에서 두 번째 IGHT를 수행한 후, 세포핵은 세부 탐색에 의해 찾아지고, 정확한 경계선을 결정하기 위한 에지 정보에 의해 분할된다. 실험결과는 이 방법이 정확도의 손실이 없으면서, 수행시간과 메모리 사용을 줄이고 있음을 보여준다.

• 전자공학회논문지
• /
• 제53권6호
• /
• pp.91-100
• /
• 2016

FPGA 기반 실시간 영상 워핑 시스템에서는 영상 픽셀 정보의 빠른 읽기와 메모리 접근 횟수의 감소를 위하여 영상 캐시를 활용하지만, 일반 컴퓨터 시스템의 캐시 알고리즘은 캐시 부적중(cache miss)에 의한 시간 지연과 복잡한 온라인(on-line) 연산 구조로 인하여 실시간 성능 구현에 어려움이 있다. 본 논문에서는 FPGA 기반 실시간 영상 워핑을 위한 단순한 구조의 영상 캐시 알고리즘을 제안한다. 영상 워핑에서의 픽셀 데이터 접근 순서는 워핑에 적용할 2D 좌표변환 관계에 의하여 결정되며 매 영상 프레임에서 반복되는 특성이 있다. 따라서, 캐시 로드(cache load)에 관한 사항을 오프라인(off-line)에서 미리 프로그램함으로써 캐시 부적중 상황이 발생하지 않음을 보장할 수 있고, 그 결과 온라인에서의 연산이 감소하여 캐시 컨트롤러의 구조가 단순해진다. FPGA를 활용한 전체 시스템 구조를 제시하고, 실험을 통하여 제안하는 영상 캐시 알고리즘의 정확성과 타당성을 확인한다.

• 한국통신학회논문지
• /
• 제36권11C호
• /
• pp.662-672
• /
• 2011

본 논문은 새로운 경계선 보존 알고리즘을 이용하여 블록화 현상을 제거하는 디블로킹 필터와 HD해상도의 실시간 영상처리가 가능한 디블로킹 필터의 VLSI구조를 제안한다. 기존의 블록 분류 기반의 접근 방법과 달리 제안된 알고리즘은 픽셀 분류 기반 접근을 사용한다. 또한 제안된 경계선 보존 맵은 픽셀을 경계선 영역과 평탄 영역으로 분류하며, 블록화 현상 제거에 사용되는 오프셋 필터와 경계선 보존 필터의 기반이 된다. 이를 바탕으로 제안된 디블로킹 필터의 VLSI구조는 고연산량 처리를 위하여 블록 전체에 파이프라인 기법을 적용하였다. 또한 블록 버퍼를 위한 메모리 절감 구조는 메모리의 사용을 최적화 시킨다. 본 필터는 VHDL을 이용한 설계를 통하여 CycloneII FPGA상에서 구현된 구조의 동작을 검증 후, Synopsys의 Design Compiler와 ANAM 0.25 ${\mu}m$ CMOS cell library로 합성하여 칩으로 구현하였을 때의 성능을 예측하였다. 제안된 알고리즘의 실험 결과는 세밀한 영상성분을 보존하면서 효과적으로 블록화 현상을 제거하며, 픽셀 분류 기반에서 제안된 알고리즘은 블록 분류 기반보다 PSNR 성능이 우수함을 보였다.