• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권2호
• /
• pp.111-124
• /
• 2002

The ferroelectric RAM (FeRAM) has a great advantage for a system on a chip (SOC) and mobile product memory, since FeRAM not only supports non-volatility but also delivers a fast memory access similar to that of DRAM and SRAM. This work develops at three levels: 1) low voltage operation with boost voltage control of bitline and plateline, 2) reducing bitline capacitance with multiple divided sub cell array, and 3) increasing chip performance with write operation sharing both active and precharge time period. The key techniques are implemented on the proposed hierarchy bitline scheme with proposed hybrid-bitline and high voltage boost control. The test chip and simulation results show the performance of sub-1.5 voltage operation with single step pumping voltage and self-boost control in a cell array block of 1024 ($64{\;}{\times}{\;}16$) rows and 64 columns.

• 한국문헌정보학회지
• /
• 제44권4호
• /
• pp.115-130
• /
• 2010

In the archival field, the last decade has witnessed much discussion on archives' broad responsibilities for social memory. Considering that the social role of archives has stemmed from postmodern thinking suggests a paradigm shift from viewing archives as static recorded objects to viewing them as dynamic evidence of human memory. The modern archives and archivists are products of nineteenth-century positivism, limiting their function to archiving written documents within stable organizations. The new thoughts on the social role of archives provide a chance to realize that traditional archival practices have preserved only a sliver of organizational memory, thus ignoring fluid records of human activities and memory. Archival description is the primary method for users to access materials in archives. Thus, it can determine how archival materials will be used (or not used). The traditional archival description works as the representation of archival materials and is directly projected from the hierarchy of organizational documents. This paper argues that archivists will need to redefine archival description to be more sensitive to atypical types of archival materials from various cultural contexts. This paper surveys the postmodern approaches to archival concepts in relation to descriptive practices. It also examines some issues related to representing historically marginalized groups in archival description who were previously neglected in traditional archival practices.

• 한국인터넷방송통신학회논문지
• /
• 제12권6호
• /
• pp.49-55
• /
• 2012

본 전자책 뷰어에 대한 연구는 플랫폼 의존적인 단말기 네이티브 언어 기반의 연구가 많은데, 이는 메모리 사용량과 화면 렌더링 속도에서 비효율적이며, 잦은 시스템 업데이트가 존재하는 모바일 단말 플랫폼 특성상 전자책 뷰어 애플리케이션과의 호환성 문제도 발생된다. 본 논문에서는 모바일 앱 프레임워크를 이용한 전자책 뷰어를 설계하기 위해서 전자책의 파일구조를 분석하였으며 ePub 파서와 파일로더를 설계하고 MVC 모듈로 구조화하였다. 설계 및 구현한 기능을 테스트하기 위해 현재 실행되고 있는 메모리 정보를 보여주는 기능을 제공하는 DDMS와 레이아웃 구성 요소들의 관계를 보여주는 Hierarchy Viewer를 사용 하였다. 그 결과 화면 렌더링 시 150%, 힙 메모리 사용량에서 84% 향상된 성능을 확인하였다.

• 전자공학회논문지CI
• /
• 제43권5호
• /
• pp.1-7
• /
• 2006

본 논문에서는 임베디드 시스템에서 사용되는 대표적 저전력 마이크로컨트롤러인 ATmega128을 대상으로 명령어 레벨의 소모전류를 측정, 모델링하였다. 마이크로컨트롤러가 소모하는 전류는 메모리의 접근 유무에 의해 차이가 나며, 메모리 접근 명령어가 메모리 비접근 명령어에 비해 내부 메모리 기준으로 17% 더 높은 전류소모를 나타낸다. 프로그램의 메모리 접근 명령어 사용빈도가 높을수록, 메모리 계층구조에서 낮은 계층의 정보를 접근할수록 프로그램의 전력소모는 비례한다고 관찰된다. 본 논문에서는 명령어 레벨의 소모전류모델화를 통하여 실제 프로그램의 전력소모를 예측, 분석하고 메모리 접근 명령어의 비율을 줄이는 방향으로 프로그램의 전력소모를 최적화한다. 또한 마이크로컨트롤러 기반 시스템에서 프로그램 실행 전력을 최적화할 수 있는 기법을 하드웨어와 소프트웨어 측면에서 다양하게 제안한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 봄 학술발표논문집 Vol.28 No.1 (A)
• /
• pp.538-540
• /
• 2001

클러스터 시스템의 각 노드에 존재하는 메모리들을 효율적으로 관리하기 위하여 네트워크 메모리의 개념이 등장하였으며 빈번하게 디스크를 접근하는 응용분야에서 속도 향상을 위해 사용될 수 있다. 이는 전통적인 메모리 계층(hierarchy) 구조인 메모리와 디스크 사이에 네트워크 메모리를 추가함으로써 얻어진다. 본 논문에서는 웹 서버 클러스터를 대상으로 문서의 접근 유형에 대한 사전의 정보를 요구하지 않고 실제적으로 구현 가능하며 다양한 웹 문서 접근 확률 분포 값에 대하여 항상 우수한 사용자 응답시간을 가지는 메모리 관리 기법을 제안하고 시뮬레이션을 통해 제안된 방식의 우수성을 검증하였다.

• 전기학회논문지
• /
• 제66권1호
• /
• pp.100-106
• /
• 2017

In this paper, we propose a parallel optimization method of Aho-Corasick (AC) algorithm and Parallel Failureless Aho-Corasick (PFAC) algorithm using Open Computing Language (OpenCL) on Field Programmable Gate Array (FPGA). The low throughput of string matching engine causes the performance degradation of network process. Recently, many researchers have studied the string matching engine using parallel computing. FPGA's vendors offer a parallel computing platform using OpenCL. In this paper, we apply the AC and PFAC algorithm on DE1-SoC board with Cyclone V FPGA, where the optimization that considers FPGA architecture is performed. Experiments are performed considering global id, local id, local memory, and loop unrolling optimizations using PFAC algorithm. The performance improvement using loop unrolling is 129 times greater than AC algorithm that not adopt loop unrolling. The performance improvements using loop unrolling are 1.1, 0.2, and 1.5 times greater than those using global id, local id, and local memory optimizations mentioned above.

• 정보처리학회논문지A
• /
• 제12A권3호
• /
• pp.215-222
• /
• 2005

대규모 신호처리 변환을 신속하게 처리하기 위해서는 캐시 메모리를 효과적으로 이용하는 것이 중요하다. 대규모 DFT 계산에서는 stride 액세스로 인한 캐시 충돌 적중 실패로 인하여 캐시 성능이 상당히 떨어지게 되고 이로 인해 전체적인 성능이 저하하게 된다. 본 논문에서는 메모리 계층 구조를 고려한 동적 데이터 재배열(Dynamic Data Layout) 방법을 개발하였다. 제시된 방법은 stride를 가지는 계산 단계(computation stage) 사이에 데이터를 동적으로 재구성을 하여 캐시 적중 실패를 줄이는 것이다. 또한 트리 구조 FFT 계산 방법에서 FFT 크기와 데이터 stride 액세스를 기초로 하여 가능한 모든 인수분해 트리 중에서 최소 실행시간을 가지는 최적의 인수 분해트리를 찾아내는 탐색 알고리즘을 개발하였다. 성능 향상을 확인하기 위하여 제시된 방법을 기존의 FFT 알고리즘에 적용하여 Pentium 4, Alpha 21264, $Athlon^{TM}$ 64, UltraSPARC III에서 실험하였다. 실험 결과에 따르면 기존의 FFT 패키지들과 비교하여 제시된 방법을 적용한 FFT가 최대 3.37배의 성능 향상을 얻을 수 있었다.

• 한국정보처리학회논문지
• /
• 제3권1호
• /
• pp.118-126
• /
• 1996

메모리의 계층적 구조는 메모리의 접근 속도를 개선하고 프로그래밍 공간을 확장 하는데 유용한 메카니즘이다. 그러나 이 구조는 데이타의 참조를 위해서 적어도 두번- 주소 변환을 위한 TLB 와 원하는 데이타를 위한 데이타 캐시-의 메모리 접근이 필요하다. 만약 캐시의 크기가 가상 메모리의 페이지 크기와 캐시 메모리의 연관 정도의 곱보다 커지면 TLB접근과 데이타 캐시의 접근을 병렬로 수행하기 어려우며, 따라서 프로세서 타이밍의 임계 경로가 길어져 성능에 영향을 미친다. 이들의 병렬 접근을 성취하기 위하여 직접 사상 TLB와 조그마한 완전 연관 사상 TLB를 결합하나 혼합 사상 TLB를 제 안한다. 전자는 TLB 접근에 따른 지연시간을 줄 일 수 있으며 후자는 전자로부터 발생한 충돌 부재를 제거할 수 있게 된다. 트레이스 구동 모의 실험 결과에 의하면 제안된 TLB 는 4개의 엔트리로만 구성된 완전사상 TLB를 추가하더라도 부재율의 상승에 의한 영향이 주소변환에 따른 지연시간 축소에 위하여 상쇄되므로 효과적이다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권9호
• /
• pp.461-476
• /
• 2003

메모리 병목현상의 완화와 구현상의 용이함으로 인해 NUMA 시스템이 지난 수년 동안 전형적인 다중 프로세서 시스템으로 자리를 잡아 왔다. 하지만 NUMA 시스템은 그 구조의 특성상 원격 메모리로의 접근 비율이 커질수록 응답 속도의 지연이 심화되므로, NUMA 시스템의 구현에 있어서 원격 캐쉬의 효율적인 설계를 요구한다. 본 논문에서는 보다 효율적인 원격 캐쉬의 설계를 목표로 하여, 원격 캐쉬 상에서 실제 응용 프로그램의 공유 단위(Granularity of Sharing)의 패턴을 분석하여 원격 캐쉬의 라인 사이즈를 실행 시간에 가상적으로 변화시킬 수 있는“다중 그레인 원격 캐쉬”방식을 제안한다. 그리고 이를 MINT를 통해 모델링한 후 시뮬레이션을 수행하고 그 결과를 분석한다. 시뮬레이션에서는 먼저 Profile-Based 방식을 이용하여 각 응용 프로그램별 최적의 원격 캐쉬 라인 사이즈를 찾아내고, 이를 이용하여 기존의 일반적인 NUMA 시스템에서의 원격 캐쉬와 본 논문에서 제안한 다중 그레인 원격 캐쉬와의 상호 비교를 통해 성능상의 차이점을 비교, 분석한다. 그 후 다중 그레인 원격 캐쉬가 시스템과 응용 프로그램간의 다양한 관계 속에서도 항상 최악의 경우를 피하면서 최적의 경우와 유사한 결과를 가짐을 보인다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제8권6호
• /
• pp.493-503
• /
• 2018

본 연구는, 한국어 학습자들의 주격과 목적격 관계절 프로세싱과 관련한 두 가지 가설인 선형거리가설(Linear distance hypothesis)과 구조거리가설(Structural distance hypothesis)을 통해 Keenan과 Comrie(1977)의 명사구 접근 위계(Noun Phrase Accessibility Hierarchy)를 검증한 O'Grady, Lee, 그리고 Choo의 2003년 연구를 바탕으로 설계된 conceptual replication 연구이다. 본 실험에서는 한국에서 공부하는 중국어 모어 학습자들을 대상으로 두 가설을 테스트 하였다. 더불어, 두 가설과 관련, 인지적인 능력(작동기억)의 개별차가 어떤 역할을 하는지에 대해서도 추가적으로 조사하였다. 실험 당시 지방의 모 대학 소재 한국어학당에서 공부하는 중국어 모어 학습자들이 실험집단으로 참여하였다. 각각의 실험 활동을 올바르게 인지하고 참여한 23명의 학습자 데이터에 한하여 통계 분석이 이루어졌다. 통제집단으로는 한국어 모어 대학생 15명이 참여하였다. 참가자들은 두 가지 실험 활동을 수행하였다: O'Grady외의 연구에서 사용된 동일한 관계절들이 포함된 그림 선택 활동과 작동기억 측정을 위해 디자인된 활동(Operation Span Task). 본 실험의 결과는 O'Grady외의 연구 결과와 다소 차이를 보였다. 즉, 주격보다는 목적격 관계절에 대한 학생들의 이해도가 상대적으로 현저하게 높게 나타났다. 세부적인 분석에 따르면, 이는 선형거리가설에 따른 현상이라기보다는, 상용절 전략을 사용한 프로세싱 결과로 해석하는 것이 더 적절해 보인다. 작동기억의 개별차와 관계절 프로세싱이 유의미한 상관관계가 없는 것으로 나타난 것도 이러한 과도한 상용절 전략의 결과로 볼 수 있다.