• 제목/요약/키워드: Memory Information

검색결과 5,217건 처리시간 0.04초

NAND Flash Memory Pattern Test를 위한 PMBIST (PMBIST for NAND Flash Memory Pattern Test)

  • 김태환;장훈
    • 전자공학회논문지
    • /
    • 제51권1호
    • /
    • pp.79-89
    • /
    • 2014
  • 최근 새롭게 보급되는 휴대기기(스마트폰, 울트라북, 태블릿 PC)로 인하여 고용량과 빠른 속도를 원하는 소비자가 증가하고 있다. 이에 따라 Flash Memory의 수요도 지속적으로 증가하고 있다. Flash Memory는 NAND형과 NOR형으로 구분되어 있다. NAND형 Flash Memory는 NOR형 Flash Memory에 비해 속도는 느리지만 가격이 저렴하다. 그렇기 때문에 NAND형 Flash Memory는 Mobile 시장에서 많이 사용되어지고 있다. 그래서 Flash Memory Test를 위한 Fault 검출은 메우 중요하다. 본 논문에서는 Fault 검출 향상을 위한 NAND형 Flash Memory의 Pattern Test를 위한 PMBIST를 제안한다.

메모리 초기화를 이용한 사용자 데이터 유출 방지에 관한 연구 (Research on User Data Leakage Prevention through Memory Initialization)

  • 양대엽;정만현;조재익;손태식;문종섭
    • 대한전자공학회논문지TC
    • /
    • 제49권7호
    • /
    • pp.71-79
    • /
    • 2012
  • 컴퓨터 기술이 발전함에 따라 스마트폰, 태블릿 PC 등의 보급이 확산되고 디지털 매체로의 접근이 용이해졌다. 컴퓨터의 하드웨어 성능이 향상되고, 하드웨어 형태의 변화가 발생하였지만 기본적으로 이루어지는 동작 매커니즘의 변화는 이루어지지 않았다. 일반적으로 컴퓨터의 프로그램이 동작하게 되면 프로그램에서 사용하는 데이터가 메모리에 상주하게 된다. 이러한 데이터는 운영체제 동작의 효율성 때문에 메모리에 남아있게 되나, 메모리 덤프나 실시간 메모리 분석을 통해 메모리 내의 데이터에 접근이 가능하다. 이 데이터를 악용할 경우 사용자의 개인정보나 암호화 키, 기밀 데이터 등이 유출될 수 있기 때문에 대응 방안이 마련되어야 한다. 본 논문에서는 가상 메모리의 주소를 이용해 해당 프로세스의 물리 메모리 주소를 찾아내고 해당 프로세스의 메모리 데이터 초기화를 이용하여 사용자의 데이터 유출을 최소화하는 방안을 제안한다.

Memory Information Extension Model Using Adaptive Resonance Theory

  • Kim, Jong-Soo;Kim, Joo-Hoon;Kim, Seong-Joo;Jeon, Hong-Tae
    • 한국지능시스템학회:학술대회논문집
    • /
    • 한국퍼지및지능시스템학회 2003년도 ISIS 2003
    • /
    • pp.652-655
    • /
    • 2003
  • The human being receives a new information from outside and the information shows gradual oblivion with time. But it remains in memory and isn't forgotten for a long time if the information is read several times over. For example, we assume that we memorize a telephone number when we listen and never remind we may forget it soon, but we commit to memory long time by repeating. If the human being received new information with strong stimulus, it could remain in memory without recalling repeatedly. The moments of almost losing one's life in on accident or getting a stroke of luck are rarely forgiven. The human being can keep memory for a long time in spite of the limit of memory for the mechanism mentioned above. In this paper, we will make a model explaining that mechanism using a neural network Adaptive Resonance Theory.

  • PDF

Memory Compaction Scheme with Block-Level Buffer for Large Flash Memory

  • Chung, Weon-Il;Li, Liangbo
    • International Journal of Contents
    • /
    • 제6권4호
    • /
    • pp.22-29
    • /
    • 2010
  • In flash memory, many previous garbage collection methods only merge blocks statically and do not consider the contents of buffer. These schemes may cause more unnecessary block erase operations and page copy operations. However, since flash memory has the limitation of maximum rate and life cycle to delete each block, an efficient garbage collection method to evenly wear out the flash memory region is needed. This paper proposes a memory compaction scheme based on block-level buffer for flash memory. The proposed scheme not only merges the data blocks and the corresponding log block, but also searches for the block-level buffer to find the corresponding buffer blocks. Consequently, unnecessary potential page copying operations and block erasure operations could be reduced, thereby improving the performance of flash memory and prolonging the lifetime of flash memory.

Wear Leveling Technique using Bit Array and Bit Set Threshold for Flash Memory

  • Kim, Seon Hwan;Kwak, Jong Wook;Park, Chang-Hyeon
    • 한국컴퓨터정보학회논문지
    • /
    • 제20권11호
    • /
    • pp.1-8
    • /
    • 2015
  • Flash memory has advantages in that it is fast access speed, low-power, and low-price. Therefore, they are widely used in electronics industry sectors. However, the flash memory has weak points, which are the limited number of erase operations and non-in-place update problem. To overcome the limited number of erase operations, many wear leveling techniques are studied. They use many tables storing information such as erase count of blocks, hot and cold block indicators, reference count of pages, and so on. These tables occupy some space of main memory for the wear leveling techniques. Accordingly, they are not appropriate for low-power devices limited main memory. In order to resolve it, a wear leveling technique using bit array and Bit Set Threshold (BST) for flash memory. The proposing technique reduces the used space of main memory using a bit array table, which saves the history of block erase operations. To enhance accuracy of cold block information, we use BST, which is calculated by using the number of invalid pages of the blocks in a one-to-many mode, where one bit is related to many blocks. The performance results illustrate that the proposed wear leveling technique improve life time of flash memory to about 6%, compared with previous wear leveling techniques using a bit array table in our experiment.

Algorithmic GPGPU Memory Optimization

  • Jang, Byunghyun;Choi, Minsu;Kim, Kyung Ki
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제14권4호
    • /
    • pp.391-406
    • /
    • 2014
  • The performance of General-Purpose computation on Graphics Processing Units (GPGPU) is heavily dependent on the memory access behavior. This sensitivity is due to a combination of the underlying Massively Parallel Processing (MPP) execution model present on GPUs and the lack of architectural support to handle irregular memory access patterns. Application performance can be significantly improved by applying memory-access-pattern-aware optimizations that can exploit knowledge of the characteristics of each access pattern. In this paper, we present an algorithmic methodology to semi-automatically find the best mapping of memory accesses present in serial loop nest to underlying data-parallel architectures based on a comprehensive static memory access pattern analysis. To that end we present a simple, yet powerful, mathematical model that captures all memory access pattern information present in serial data-parallel loop nests. We then show how this model is used in practice to select the most appropriate memory space for data and to search for an appropriate thread mapping and work group size from a large design space. To evaluate the effectiveness of our methodology, we report on execution speedup using selected benchmark kernels that cover a wide range of memory access patterns commonly found in GPGPU workloads. Our experimental results are reported using the industry standard heterogeneous programming language, OpenCL, targeting the NVIDIA GT200 architecture.

메모리 워크로드 분석을 위한 고속 커널 데이터 수집 기법 (High Speed Kernel Data Collection method for Analysis of Memory Workload)

  • 윤준영;정승완;박종우;김정준;서대화
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제2권11호
    • /
    • pp.461-470
    • /
    • 2013
  • 본 논문은 정밀한 메모리 워크로드 분석을 위해 리눅스 기반의 커널 수준에서 프로세스의 메모리 관리 구조체에 직접 접근하는 방법을 이용하여 고속으로 커널 데이터를 수집하는 기법을 제안한다. 기존의 분석기들은 데이터 수집 속도가 느리고 제공되는 데이터의 제한으로 인하여 확장성이 부족하다. 제안 기법은 메모리 관리 구조체 내의 프로세스 메모리정보, 페이지 테이블, 페이지 구조체를 직접 수집하는 방법을 이용하여 기존의 기법 보다 빠르게 커널 데이터를 수집하며, 사용자가 원하는 데이터를 선택하여 수집할 수 있다. 제안 기법을 통해 실제 실행 중인 프로세스의 메모리 관리 데이터를 수집하고 메모리 워크로드에 대한 분석을 수행하였다.

Mac OS X 물리 메모리 분석에 관한 연구 (Research on Mac OS X Physical Memory Analysis)

  • 이경식;이상진
    • 정보보호학회논문지
    • /
    • 제21권4호
    • /
    • pp.89-100
    • /
    • 2011
  • 그간 디지털 포렌식의 활성 시스템 분석 분야의 한 화두는 물리 메모리 이미지 분석이었다. 물리 메모리 분석은 프로세스를 은닉을 하더라도 그 데이터를 물리 메모리에서 확인할 수 있고 메모리에 존재하는 사용자의 행위를 발견할 수 있어 분석 결과의 신뢰성을 높이는 등 디지털 포렌식 분석에 큰 도움이 되고 있다. 하지만 메모리 분석 기술 대부분이 윈도우 운영체제 환경에 초점이 맞추어져 있다. 이는 분석 대상의 다양성을 고려하였을 때 타 운영체제에 대한 메모리 분석이 필요하게 되었음을 의미한다. Mac OS X는 윈도우에 이어 두 번째로 높은 점유율을 가진 운영체제로 부팅 시 커널 이미지를 물리 메모리에 로딩하면서 운영체제가 구동하고 주요 정보를 커널이 관리한다. 본 논문은 Mac OS X의 커널 이미지가 저장하고 있는 심볼 정보를 이용한 물리 메모리 분석 방법을 제안하고, 제안한 내용을 토대로 물리 메모리 이미지에서 프로세스 정보와 마운트된 장치 정보, 커널 버전 정보, 외부 커널 모듈정보(KEXT)와 시스템 콜 목록 정보의 추출 방법을 보인다. 추가적으로 사례 분석을 통해 물리 메모리 분석의 효용성을 입증한다.

동적 기호 실행을 이용한 힙 메모리 OOB 취약점 자동 탐지 방법 (Automated Method for Detecting OOB Vulnerability of Heap Memory Using Dynamic Symbolic Execution)

  • 강상용;박성현;노봉남
    • 정보보호학회논문지
    • /
    • 제28권4호
    • /
    • pp.919-928
    • /
    • 2018
  • OOB(Out-Of-Bounds)는 힙 메모리에서 발생하는 취약점 중 가장 강력한 취약점 중 하나이다. OOB 취약점을 이용하면 Array의 길이를 속여 해당 길이만큼의 메모리를 읽기 혹은 쓰기가 가능하기 때문에 공격자는 기밀 정보에 대한 무단 액세스를 악용할 수 있다. 본 논문에서는 동적 기호 실행과 쉐도우 메모리 테이블을 활용하여 힙 메모리에서 발생하는 OOB 취약점을 자동으로 탐지하는 방법을 제안한다. 먼저, 힙 메모리 할당 및 해제 함수 후킹을 통해 쉐도우 메모리 테이블을 구축한다. 이후 메모리 액세스가 발생할 때, 쉐도우 메모리를 참조하여 OOB가 발생할 수 있는지를 판단하고, 발생 가능성이 존재할 경우 크래시를 유발하는 테스트케이스를 자동으로 생성한다. 제안하는 방법을 활용할 경우, 취약한 블록 탐색에 성공한다면 반드시 OOB를 유발하는 테스트케이스를 생성할 수 있다. 뿐만 아니라 전통적인 동적 기호 실행과는 다르게 명확한 목표 지점을 설정하지 않더라도 취약점 탐색이 가능하다.

학습과 기억의 뇌파 (Electroencephalography of Learning and Memory)

  • 전현진;이승환
    • 생물정신의학
    • /
    • 제23권3호
    • /
    • pp.102-107
    • /
    • 2016
  • This review will summarize EEG studies of learning and memory based on frequency bands including theta waves (4-7 Hz), gamma waves (> 30 Hz) and alpha waves (7-12 Hz). Authors searched and reviewed EEG papers especially focusing on learning and memory from PubMed. Theta waves are associated with acquisition of new information from stimuli. Gamma waves are connected with comparing and binding old information in preexisting memory and new information from stimuli. Alpha waves are linked with attention. Eventually it mediates the learning and memory process. Although EEG studies of learning and memory still have controversial issues, the future EEG studies will facilitate clinical benefits by virtue of more developed and encouraging prospects.