• 제목/요약/키워드: Memory Extend

검색결과 79건 처리시간 0.026초

화상ㆍ음성 레코더를 위한 플래쉬 메모리 설계 (Design of the Flash Memory for Image/voice Recorder)

  • 신필순;김동현;곽윤식;김백기;신재룡
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2001년도 추계종합학술대회
    • /
    • pp.567-570
    • /
    • 2001
  • In this paper, we proposed flash memory design method for image and voice recoder based on the standard imageㆍvoice codec algorithm. For implementation of this method we designed image voice browser which is application system of flash memory and card using GDS30C6001 USB controller. To process image and voice data we designed root directory of image and voice files repectively. To extend application of image and voice data we added various information to the system.

  • PDF

플래시 메모리 상에서 불량률 개선 및 수명 연장을 위한 효율적인 단일 비트 셀 전환 기법 (An Efficient SLC Transition Method for Improving Defect Rate and Longer Lifetime on Flash Memory)

  • 이현섭
    • 사물인터넷융복합논문지
    • /
    • 제9권3호
    • /
    • pp.81-86
    • /
    • 2023
  • 플래시 메모리 기반 저장장치인 SSD(solid state disk)는 높은 집적도와 빠른 데이터 처리가 가능한 장점을 가지고 있다. 따라서 급격하게 증가하고 있는 빅데이터를 관리하는 고용량 데이터 저장 시스템의 저장장치로 활용되고 있다. 그러나 저장 미디어인 플래시 메모리에 일정 횟수 이상 반복해서 쓰기/지우기 동작을 반복하면 셀이 마모되어 사용하지 못하는 물리적 한계가 있다. 본 논문에서는 플래시 메모리의 불량률을 줄이고 수명을 연장하기 위해 불량이 발생한 다중 비트 셀을 단일 비트 셀로 변환하여 사용하는 방법을 제안한다. 제안하는 아이디어는 물리적 특징이 다르지만 동일하게 불량으로 처리되고 있는 다중 비트 셀과 단일 비트 셀의 불량 및 처리 방법을 구분하였다. 그리고 불량이 예상되는 다중 비트 셀을 단일 비트 셀로 변환하여 불량률을 개선하고 전체적인 수명을 연장하였다. 마지막으로 시뮬레이션을 통해 SSD의 증가한 수명을 측정하여 제안하는 아이디어의 효과를 증명하였다.

임베디드 시스템의 메모리 모듈 확장 방법 (How to Extend Memory Modules in Embedded System)

  • 오학준
    • 한국컴퓨터정보학회:학술대회논문집
    • /
    • 한국컴퓨터정보학회 2017년도 제56차 하계학술대회논문집 25권2호
    • /
    • pp.275-278
    • /
    • 2017
  • 기존의 임베디드 기기의 하드웨어는 리눅스의 장점에도 불구하고 임베디드 기기들의 프로세서나 메모리 등의 하드웨어 자원이 Built-in 형태로 제공되어 시스템 운용 환경 변화에 맞춘 대응이 어렵다. 이러한 문제를 해결하기 위해 본 논문에서는 i.MX6Q SABRE Board for Smart Devices를 참조하여 메모리를 교체할 수 있도록 SO-DIMM을 장착하고 PCIe 이더넷을 추가한 개발보드를 만들었다. 그리고 개발보드에 추가 및 변경 된 하드웨어 디바이스를 활성화한 새로운 임베디드 시스템을 이식하는 방법을 제시한다. 구현 및 성능 분석 결과 새로운 임베디드 시스템에서 운용자는 시스템 운용 시 환경 변화에 대응하여 메모리를 바꾸어 장착할 수 있게 되었고 이로 인해 시스템의 요구사항에 따라 자원의 확정성 및 유연성이 높아짐을 확인하였다.

  • PDF

TP-Sim: 트레이스 기반의 프로세싱 인 메모리 시뮬레이터 (TP-Sim: A Trace-driven Processing-in-Memory Simulator)

  • 김정근
    • 반도체디스플레이기술학회지
    • /
    • 제22권3호
    • /
    • pp.78-83
    • /
    • 2023
  • This paper proposes a lightweight trace-driven Processing-In-Memory (PIM) simulator, TP-Sim. TP-Sim is a General Purpose PIM (GP-PIM) simulator that evaluates various PIM system performance-related metrics. Based on instruction and memory traces extracted from the Intel Pin tool, TP-Sim can replay trace files for multiple models of PIM architectures to compare its performance. To verify the availability of TP-Sim, we estimated three different system configurations on the STREAM benchmark. Compared to the traditional Host CPU-only systems with conventional memory hierarchy, simple GP-PIM architecture achieved better performance; even the Host CPU has the same number of in-order cores. For further study, we also extend TP-Sim as a part of a heterogeneous system simulator that contains CPU, GPGPU, and PIM as its primary and co-processors.

  • PDF

$Excalibur^{TM}$ 상에서의 DMAC 구현 (DMAC implementation On $Excalibur^{TM}$)

  • 황인기
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
    • /
    • pp.959-961
    • /
    • 2003
  • In this paper, we describe implemented DMAC (Direct Memory Access Controller) architecture on Altera's $Excalibur^{TM}$ that includes industry-standard $ARM922T^{TM}$ 32-bit RISC processor core operating at 200 MHz. We implemented DMAC based on AMBA (Advanced Micro-controller Bus Architecture) AHB (Advanced Micro-performance Bus) interface. Implemented DMAC has 8-channel and can extend supportable channel count according to user application. We used round-robin method for priority selection. Implemented DMAC supports data transfer between Memory-to-Memory, Memory-to-Peripheral and Peripheral-to-Memory. The max transfer count is 1024 per a time and it can support byte, half-word and word transfer according to AHB protocol (HSIZE signals). We implemented with VHDL and functional verification using $ModelSim^{TM}$. Then, we synthesized using $LeonardoSpectrum^{TM}$ with Altera $Excalibur^{TM}$ library. We did FPGA P&R and targeting using $Quartus^{TM}$. We can use implemented DMAC module at any system that needs high speed and broad bandwidth data transfers.

  • PDF

동적 순환 메모리 할당 기법을 이용한 메모리 누수 검출 (Memory Leak Detection Using Adaptive Cyclic Memory Allocation)

  • 임우섭;한환수;이상원
    • 한국정보과학회논문지:소프트웨어및응용
    • /
    • 제37권10호
    • /
    • pp.760-767
    • /
    • 2010
  • 메모리 누수 검출을 위한 많은 도구들이 존재한다. 하자만 큰 시간적, 공간적 오버헤드로 인해 규모가 큰 제품의 개발자들은 사용을 꺼리게 된다. 이에 우리는 개발자들이 자신이 개발한 모듈만을 대상으로 유닛 테스트 시에 메모리 누수를 검출할 수 있는 기법을 고안하였다. 우리는 고정 크기 순환적 메모리 할당 기법을 우리의 목적에 맞게 확장함으로써 이것을 달성하였으며 우리의 기법을 평가하기 위해서, 간단한 데이터베이스 관리 시스템을 구현하여 그 중 일부 모듈을 대상으로 테스트 하였다. 실험 결과 우리 기법은 유닛 테스트 시에 적은 시간적, 공간적 오버헤드와 거짓 검출을 가졌다.

데이터 쓰기 패턴 분석을 통한 비휘발성 메모리 기반 딥러닝 시스템의 수명 연장 기법 (Lifetime Extension Method for Non-Volatile Memory based Deep Learning System by analyzing Data Write Pattern)

  • 최주희
    • 반도체디스플레이기술학회지
    • /
    • 제21권3호
    • /
    • pp.1-6
    • /
    • 2022
  • Modern computer systems usually have special hardware for operations used in deep learning workload even edge computing environment. Non-volatile memories (NVMs) have been considered for alternative memory storage because they consume little static energy and occupy small area. However, there is a problem for NVMs to be directly adopted. An NVM cell has limited write endurance, so that the lifetime of NVM-based memory system is much shorter than that of conventional memory system. To overcome this problem for the deep learning system, this paper proposes a novel method to extend the lifetime based on the analysis of the deep learning workloads. If an incoming block has more than a predefined number of frequently used values, the cacheline is defined as write friendly block. During the victim selection, the cacheline has lower possibility to be chosen as victim. The experimental results show that the lifetime is increased by about 50% and energy consumption is decreased by 3% with a little performance hurt.

플래시 메모리 기반 임베디드 데이터베이스 시스템의 쓰기 성능 향상을 위한 지연쓰기 기법 (Delayed Write Scheme to Enhance Write Performance of Flash Memory Based Embedded Database Systems)

  • 송하주;권오흠
    • 한국멀티미디어학회논문지
    • /
    • 제12권2호
    • /
    • pp.165-177
    • /
    • 2009
  • 센서노드(sensor node)에서의 데이터 기록을 위해 NAND 플래시 메모리 기반의 임베디드 데이터베이스 시스템이 널리 사용되고 이다. 플래시 메모리의 쓰기 및 삭제연산은 읽기 연산에 비해 시간이 많이 소모되고 기억 소자를 마모시킨다. 따라서 이러한 연산들을 줄이는 것은 데이터베이스 시스템의 성능 향상과 메모리의 수명 증대 측면에서 중요하다. 본 논문에서는 이를 위해 지연쓰기 기법을 제안한다. 이 기법은 데이터페이스 페이지의 갱신 영역을 별도의 지연쓰기 레코드로 저장하여 데이터베이스 페이지 쓰기를 줄임으로써 플래시 메모리에 대한 쓰기연산과 삭제 연산을 감소시킨다. 따라서 제안하는 기법은 데이터 기록의 비중이 높은 센서노드 데이터베이스 시스템의 성능을 높이고 플래시 메모리의 수명을 늘리게 된다.

  • PDF

에너지 소비 및 메모리 내구성을 고려한 EEPROM-SRAM 하이브리드 비휘발성 카운터의 설계 공간 탐색 (Design Space Exploration of EEPROM-SRAM Hybrid Non-volatile Counter Considering Energy Consumption and Memory Endurance)

  • 신동화
    • 대한임베디드공학회논문지
    • /
    • 제11권4호
    • /
    • pp.201-208
    • /
    • 2016
  • Non-volatile counter is a counter that maintains the value without external power supply. It has been used for the applications related to warranty issues to count and record certain events such as power cycles, operating time, hard resets, and timeouts. It has been conventionally implemented with volatile memory-based counter and battery backup or non-volatile memory such as EEPROM. Both of them have a lifetime issue due to the limited lifetime of the battery and the endurance of the non-volatile memory cells, which incurs significant redundancy in design. In this paper, we introduce a hybrid architecture of volatile (SRAM) and non-volatile memory (EEPROM) cells to achieve required lifetime of the non-volatile counter with smaller cost. We conduct a design space exploration of the proposed hybrid architecture with the parameters of various kinds of non-volatile memories. The analysis result shows that the proposed hybrid non-volatile counter can extend the lifetime up to 6 times compared to the battery-backup volatile memory-based implementation.

Evolution of Nonvolatile Resistive Switching Memory Technologies: The Related Influence on Hetrogeneous Nanoarchitectures

  • Eshraghian, Kamran
    • Transactions on Electrical and Electronic Materials
    • /
    • 제11권6호
    • /
    • pp.243-248
    • /
    • 2010
  • The emergence of different and disparate materials together with the convergence of both the 'old' and 'emerging' technologies is paving the way for integration of heterogeneous technologies that are likely to extend the limitations of silicon technology beyond the roadmap envisaged for complementary metal-oxide semiconductor. Formulation of new information processing concepts based on novel aspects of nano-scale based materials is the catalyst for new nanoarchitectures driven by a different perspective in realization of novel logic devices. The memory technology has been the pace setter for silicon scaling and thus far has pave the way for new architectures. This paper provides an overview of the inevitability of heterogeneous integration of technologies that are in their infancy through initiatives of material physicists, computational chemists, and bioengineers and explores the options in the spectrum of novel non-volatile memory technologies considered as forerunner of new logic devices.