• 제목/요약/키워드: Low-power signal processing

검색결과 273건 처리시간 0.025초

멀티 홉 무선 센서 네트워크를 위한 부호화된 FSK 시스템의 성능 해석 (Performance Analysis of Coded FSK System for Multi-hop Wireless Sensor Networks)

  • 오규태;노재성
    • 한국항행학회논문지
    • /
    • 제11권4호
    • /
    • pp.408-414
    • /
    • 2007
  • 마이크로 센서 소자와 무선 네트워크 기술의 발전으로 인하여 에너지 효율적이고 저가격의 무선 센서 노드의 개발이 가능하게 되었다. 본 논문에서는 낮은 전력 소모와 우수한 BER(Bit Error Rate) 성능을 위해 FEC 기술을 적용한 FSK 모뎀 기반의 멀티 홉 무선 센서 네트워크를 제안한다. FEC 기술은 부호화 및 복호화를 위한 추가의 전력을 필요로 하며 센서 노드안에 구현하기 위한 복잡한 기능을 필요로 한다. 성능 평가를 위하여 본 논문에서는 채널 파라미터, 홉의 수, 전송 비트의 수, 노드사이의 거리를 함수로 하여 수신된 비트 및 부호어의 확률을 계산하였다.

  • PDF

Design of a 12b SAR ADC for DMPPT Control in a Photovoltaic System

  • Rho, Sung-Chan;Lim, Shin-Il
    • IEIE Transactions on Smart Processing and Computing
    • /
    • 제4권3호
    • /
    • pp.189-193
    • /
    • 2015
  • This paper provides the design techniques of a successive approximation register (SAR) type 12b analog-to-digital converter (ADC) for distributed maximum power point tracking (DMPPT) control in a photovoltaic system. Both a top-plate sampling technique and a $V_{CM}$-based switching technique are applied to the 12b capacitor digital-to-analog converter (CDAC). With these techniques, we can implement a 12b SAR ADC with a 10b capacitor array digital-to-analog converter (DAC). To enhance the accuracy of the ADC, a single-to-differential converted DAC is exploited with the dual sampling technique during top-plate sampling. Simulation results show that the proposed ADC can achieve a signal-to-noise plus distortion ratio (SNDR) of 70.8dB, a spurious free dynamic range (SFDR) of 83.3dB and an effective number of bits (ENOB) of 11.5b with bipolar CMOS LDMOD (BCDMOS) $0.35{\mu}m$ technology. Total power consumption is 115uW under a supply voltage of 3.3V at a sampling frequency of 1.25MHz. And the figure of merit (FoM) is 32.68fJ/conversion-step.

낙뢰 보호용 접지시스템 평가를 위한 고주파 접지임피던스 측정시스템의 설계 및 제작 (Design and Fabrication of High Frequency Ground Impedance Measuring System for Assessment of Grounding System for Lightning Protection)

  • 길형준;송길목;김영석;김종민;김영진
    • 한국안전학회지
    • /
    • 제31권3호
    • /
    • pp.47-52
    • /
    • 2016
  • This paper describes the design and fabrication of high frequency ground impedance measuring system for assessment of grounding system for Lightning protection. The ground impedance measuring system has been designed and fabricated which makes it possible to assess the ground impedance by frequency ranges from 100 Hz to 1 MHz. The effective grounding systems having a very low impedance to electromagnetic disturbance such as lightning surges and noises in microelectronics and high-technology branches are strongly required. In order to analyze the dynamic characteristic of grounding system impedances in lightning and surge protection grounding systems, it is highly desirable to assess the ground impedances as a measure of performance of grounding system in which lightning and switching surge currents with fast rise time and high frequency flow. The measuring system is based on the variable frequency power supply and consists of signal circuit part, main control part, data acquisition and processing unit, and voltage and current probe system. The ground impedance measuring system can be used to assess grounding system during occurrence of lightning.

RF-ID를 이용한 스마트카드의 FRAM 운용 (FRAM application of smart card using RF-ID)

  • 이용제;이교성;김도훈;김용상;김양모
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2003년도 하계학술대회 논문집 B
    • /
    • pp.1270-1272
    • /
    • 2003
  • Smart card system is being used in many countries to improve access to their transportation systems. Especially for subway system that typically see high volumes of passengers at specific times of the days, it's critical to find a ray to collect fares without unnecessarily delaying passengers. The card consists of antenna, modulation and demodulation block, power supply module and memory. The antenna receives the power and data signal from reader. The FRAM is used as the inner memory. And it is a non-volatile memory and complements the problems, that is high consumption and low data processing speed, of using conventional EEPROM in the passive smart cart. In this paper, we analyze and design the RF passive smart card to apply to the fare collection for the subway gate system.

  • PDF

전류예측기를 이용한 10비트 저전력 전류구동 CMOS A/D 변환기 설계 (Design of a 10 bit Low-power current-mode CMOS A/D converter with Current predictors)

  • 심성훈;권용복;윤광섭
    • 전자공학회논문지C
    • /
    • 제35C권10호
    • /
    • pp.22-29
    • /
    • 1998
  • 본 논문에서는 휴대용 영상신호처리 시스템에 집적화할 수 있는 전류예측기와 모듈형 기준전류원을 이용한 10비트 저전력 전류구동 CMOS A/D 변환기를 설계하였다. 전류예측기와 모듈형 기준 전류원을 사용함으로써 2단 플래시구조를 갖는 A/D 변환기에 비해 비교기와 기준전류원의 개수를 줄일 수 있게 되었고, 따라서 설계된 A/D변환기의 저전력 동작이 가능하였다. 설계된 10비트 저전력 전류구동 CMOS A/D 변환기는 0.6㎛ n-well single-poly triple metal CMOS 공정을 사용하여 제작되었다. +5V 단일 공급전압하에서 동작할 때 측정된 전력소모는 94.4mW이며, 아날로그 입력 전류범위는 16㎂에서 528㎂로 측정되었으며, INL과 DNL은 각각 ±1LSB, ±0.5LSB이하로 나타났다. 또한 10MSamples/s의 변환속도를 나타내었고, 제작된 10비트 전류구동 CMOS 4/D 변환기의 유효 칩면적은 1.8㎜ x 2.4㎜이다.

  • PDF

저전압 저전력 바이폴라 선형 트랜스컨덕터와 이를 이용한 OTA에 관한 연구 (A Study of Low-Voltage Low-Power Bipolar Linear Transconductor and Its Application to OTA)

  • 신희종;정원섭
    • 전자공학회논문지SC
    • /
    • 제37권1호
    • /
    • pp.40-48
    • /
    • 2000
  • 저전압 저전력 신호 처리를 위한 새로운 바이폴라 선형 트랜스컨덕터와 이것을 이용한 연산 트랜스컨덕턴스 증폭기를 제안한다. 이 트랜스컨덕터는 이미터 디제네레이션 저항을 갖는 npn 차동쌍과 이 차동쌍에 직렬로 연결된 pnp 차동쌍으로 구성된다. 이 구성에서 넓은 선형성과 온도 안정성을 위해 pnp 차동쌍의 바이어스 전류는 npn 차동쌍의 출력 전류를 사용하고 있다. 제안한 OTA는 선형 트랜스컨덕터와 세 개의 전류 미러를 갖는 트랜스리니어 전류 셀로 구성된다. 제안된 트랜스컨덕터는 종래의 그것과 비교하였을 때 우수한 선형성과 저전압 저전력 특성을 갖는다. 실험 결과, 50 ${\mu}S$의 트랜스컨덕턴스를 갖는 트랜스컨덕턴스가 공급 전압 ${\pm}$3V에서 입력 전압 범위가 -2V에서 +2V 사이에 ${\pm}$0.06% 보다 작은 선형 오차를 갖는다. 전력 소비는 2.44 mW이다. 25 ${\mu}S$의 트랜스컨덕턴스를 갖는 OTA 시작품을 바이폴라 트렌지스터 어레이를 가지고 만들었다. OTA의 선형성은 제안한 트랜스컨덕터와 같다. OTA 회로는 또한 0.5 S/A의 감도로 바이어스 전류 변화에따라 4-디케이드(decade)에 걸쳐서 선형적인 트랜스컨덕턴스를 갖는다.

  • PDF

동력전달용 타이밍벨트의 강성 개선 (Stiffness Improvement of Timing Belt in Power Transmission)

  • 이경연;변경석
    • 융합신호처리학회논문지
    • /
    • 제23권1호
    • /
    • pp.1-7
    • /
    • 2022
  • 타이밍벨트는 동력전달 요소로서 V벨트와 기어의 장점을 살린 톱니붙이 전동 벨트로서 미끄러지지 않고 소음도 적어 기구에서 회전축이나 직선 운동에서 동력을 전달할 때 동력 전달 장치로 사용되고 있다. 기어처럼 등간격의 홈을 가진 벨트 풀리와 홈에 정확히 맞물리도록 동일한 간격의 홈을 가진 타이밍 벨트를 통해 회전을 정확하게 전달할 수가 있다. 특히 출력축에 타이밍벨트가 사용된 메커니즘에서 타이밍벨트의 강성을 포함한 동적 특성이 시스템 전달 특성을 결정하게 되므로 그 중요성이 커진다. 본 논문에서는 제한된 범위의 움직임을 갖는 타이밍 벨트에 적용하여 강성을 증가시킬 수 있는 강성 강화 벨트를 제안하였다. 강성 강화 벨트의 동특성을 연구하기 위하여 강성 강화 벨트에 대한 운동방정식을 수립하고, 강성 강화 벨트에 대한 시뮬레이션 모델을 만들어 분석을 수행하였다. 운동 방정식과 시뮬레이션 모델의 분석 결과를 확인하기 위하여 강성 강화 벨트를 사용한 1축 회전 실험 장치를 제작하고 실험을 수행하였다. 운동 방정식, 시뮬레이션 모델, 실험을 통하여 제안한 강성 강화 벨트를 적용하면 타이밍벨트의 강성과 동특성을 개선할 수 있음을 확인하였다.

저전력 영상 특징 추출 하드웨어 설계를 위한 하드웨어 폴딩 기법 기반 그라디언트 매그니튜드 연산기 구조 (Gradient Magnitude Hardware Architecture based on Hardware Folding Design Method for Low Power Image Feature Extraction Hardware Design)

  • 김우석;이주성;안호명
    • 한국정보전자통신기술학회논문지
    • /
    • 제10권2호
    • /
    • pp.141-146
    • /
    • 2017
  • 본 논문에서는 저전력 영상 특징 추출 하드웨어 설계를 위한 하드웨어 폴딩 기법 기반 저면적 Gradient magnitude 연산기 구조를 제안한다. 하드웨어 복잡도를 줄이기 위해 Gradient magnitude 벡터의 특징을 분석하여 기존 알고리즘을 하드웨어를 공유하여 사용할 수 있는 알고리즘으로 변경하여 Folding 구조가 적용될 수 있도록 했다. 제안된 하드웨어 구조는 기존 알고리즘의 특징을 최대한 이용했기 때문에 데이터 품질의 열화가 거의 없이 구현될 수 있다. 제안된 하드웨어 구조는 Altera Quartus II v16.0 환경에서 Altera Cyclone VI (EP4CE115F29C7N) FPGA를 이용하여 구현되었다. 구현 결과, 기존 하드웨어 구조를 이용하여 구현한 연산기와의 비교에서 41%의 logic elements, 62%의 embedded multiplier 절감 효과가 있음을 확인했다.

다중 광섬유 브라그 격자 센서를 적용한 저속용 자동계중 시스템 (Low Speed Weigh-In Motion System Using Multi-FBG Sensors)

  • 이호준
    • 대한전자공학회논문지SD
    • /
    • 제41권1호
    • /
    • pp.21-28
    • /
    • 2004
  • 본 논문에서는 전기 잡음과 장기 계측이 어려운 스트레인 게이지 센서의 단점을 보완하기 위하여 FBG 광섬유 센서를 사용하여 저속용 축중기를 개발하였고 현장에 축중 시스템에 적용하여 실험하였다. 각기 다른 브라그 파장을 갖는 FBG 센서로부터 반사되는 파장 변화를 이 센서들과 동일한 FBG 필터들을 사용하여 빛의 강도로 변화시켜 차량의 무게를 측정하였다. 광원의 광전력과 온도 변화를 보상을 하였으며 잡음의 영향을 감소시키기 위해 위해 lock-in 증폭기를 사용하였다. 모의 실험을 통해서 차량의 하중인가 위치에 관계없이 동일하게 축중이 측정되는 구조의 설계가 가능하였다. 현장 실험을 통하여 실제차량 축중 측정에 대한 선형성과 재현성을 확인하였다.

차감 동작 기법 기반의 효율적인 R파 검출 (Efficient R Wave Detection based on Subtractive Operation Method)

  • 조익성;권혁숭
    • 한국정보통신학회논문지
    • /
    • 제17권4호
    • /
    • pp.945-952
    • /
    • 2013
  • QRS 영역 중 R파는 ECG 신호 중 가장 큰 대표 신호라 할 수 있으며, 이 점을 기준으로 다양한 특징점을 검출하기 때문에 R파의 검출성능을 높이기 위해 많은 노력을 기울여 왔다. 하지만 R파 검출은 여러 종류의 잡음성분들로 인하여 이를 분석하는데 어려움을 준다. 또한 QRS 영역의 진폭과 유사한 T파나 P파를 R파로 오인함으로써 검출의 어려움이 발생한다. ECG 신호처리는 하드웨어 및 소프트웨어 자원에 대한 효율성을 고려해야 하며, 소형화 및 저 전력을 위해 단순해야 한다. 즉, 최소한의 연산량으로 정확한 R파를 검출함으로써 다양한 부정맥을 분류할 수 있는 적합한 알고리즘의 설계가 필요하다. 따라서 본 연구에서는 차감 동작 기법(Subtractive Operation Method, 이하 SOM) 기반의 심전도 신호의 R파 검출 방법을 제안한다. 이를 위해 형태 연산을 통한 전처리 과정과 경험적 문턱값과 차감신호를 통해 R파를 검출하였으며, 검출의 효율성을 위하여 RR 간격을 이용한 동적 역탐색 기법을 적용하였다. 제안한 알고리즘의 R파 검출 성능을 평가하기 위해서 MIT-BIH 부정맥 데이터베이스를 사용하였다. 성능평가 결과, R파는 평균 99.41%의 검출결과가 나타났다.