• 전자공학회논문지SC
• /
• 제47권2호
• /
• pp.25-34
• /
• 2010

본 논문에서는 주파수 배가 방법을 사용한 초고속 전압 제어 링 발진기를 제안하였다. 제안한 전압 제어 발진기는 TSMC 0.18um 1.8V CMOS 공정을 사용하여 설계하였다. 제안한 주파수 배가 방법은 한 주기 안에서 $90^{\circ}$의 위상차를 가지는 4개의 신호를 AND-OR 연산하여 기본 신호의 두 배 주파수를 가지는 신호를 얻어내는 방법이다. 제안한 발진기는 차동 4단 링 발진기와 NAND 게이트를 사용하여 구성하였다. 전압 제어 링 발진기는 완전 차동 형태로 설계하여 정확하게 $90^{\circ}$의 위상차를 가지는 4개의 신호를 얻을 수 있었으며 공통 모드 잡음에 대해 우수한 잡음 성능을 가지게 되었다. 주파수 배가회로는 AND나 OR 게이트에 비해 집적도가 뛰어난 NAND 게이트를 사용하여 AND-OR 연산을 구현하였다. 설계된 전압 제어 링 발진기는 컨트롤 전압에 따라 3.72GHz에서 8GHz의 출력 주파수를 가지며 4GHz에서 4.7mW의 소비 전력과 1MHz 오프셋 주파수에서 -86.79dBc/Hz의 위상잡음 성능을 가짐을 검증하였다. 기존의 고속 전압 제어 링 발진기와의 비교에서도 모든 면에서 가장 뛰어난 성능을 보였고 저렴한 고속 주파수 합성기와 위상 고정 루프 등에 응용될 수 있음을 보였다.

• 대한전자공학회논문지SD
• /
• 제47권7호
• /
• pp.61-69
• /
• 2010

본 논문에서는 기존 폴딩 구조의 A/D 변환기(ADC)가 지닌 경계조건 비대칭 오차를 극복하기 위해 홀수개의 폴딩 블록을 사용한 1.2V 8b 800MSPS CMOS ADC를 제안한다. 제안하는 ADC는 저 전력소모를 위해 폴딩 구조에 저항열 인터폴레이션 기법을 적용하고, 높은 folding rate(FR=9)를 극복하기 위해 cascaded 폴딩 구조를 채택하였다. 특히 폴딩 ADC의 주된 문제인 아날로그 신호의 선형성 왜곡과 offset 오차 감소를 위해 홀수개의 폴딩 블록을 사용하는 신호처리 기법을 제안하였다. 또한 스위치를 사용한 ROM 구조의 인코더를 채택하여 $2^n$ 주기를 가지지 않는 디지털 코드를 일반적인 바이너리 코드로 출력하였다. 제안하는 ADC는 $0.13{\mu}m$ 1P6M CMOS 공정을 사용하여 설계되었으며, 유효면적은 870um$\times$980um이다. 입력주파수 10MHz, 800MHz의 변환속도에서 150mW의 낮은 전력소모 특성을 보이며 SNDR은 44.84dB (ENOB 7.15bit), SFDR은 52.17dB의 측정결과를 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제16권10호
• /
• pp.1-10
• /
• 2011

NAND 플래시 메모리는 저전력, 저렴한 가격, 그리고 대용량임에도 불구하고 페이지 단위의 쓰기 및 블록 단위의 지우기 연산은 큰 문제점을 가지고 있다. 특히 NAND 플래시 메모리 특성상 덮어쓰기가 불가능하므로 쓰기동작 후 수반되는 지우기 동작은 전체 성능저하의 원인이 된다. 기존의 NAND 플래시 메모리를 위한 SRAM 버퍼는 간단하면서도 NAND 플래시 메모리의 쓰기 동작을 효과적으로 줄여줄 수 있을 뿐 아니라 빠른 접근 시간을 보장 할 수 있다. 본 논문에서는 작은 용량의 SRAM을 이용하여 NAND 플래시 메모리의 가장 큰 오버헤드인 지우기/쓰기 동작을 효과적으로 줄일 수 있는 버퍼 관리 시스템을 제안한다. 제안된 버퍼는 큰 페칭 크기를 가지는 공간적 버퍼와 작은 페칭 크기를 가지는 시간적 버퍼인 완전연관 버퍼로 구성된다. 시간적 버퍼는 공간적 버퍼에서 참조된작은 페칭을 가지며, NAND 플래시 메모리에서 쓰기 및 지우기 수행시 시간적 버퍼내에 존재하는 같은 페이지 혹은 블록에 포함된 페칭 블록을 찾아 동시에 처리한다. 따라서 NAND 플래시 메모리에서 쓰기 및 지우기 동작을 획기적으로 줄였다. 시뮬레이션 결과에 따르면 제안된 NAND 플래시 메모리 버퍼 시스템은 2배 크기의 완전연관 버퍼에 비해 접근 실패율 관점에서는 높았지만, 쓰기 동작과 지우기 동작은 평균적으로 각각 58%, 83% 정도를 줄였으며, 결론적으로 평균 플래시 메모리 접근 시간은 약 84%의 성능 향상을 이루었다.

• 전자공학회논문지
• /
• 제52권8호
• /
• pp.74-85
• /
• 2015

PCI Express는 프로세서와 시스템의 IO 장치들을 연결하기 위하여 널리 사용되는 업계 표준이다. PCI Express 는 이전 PCI 표준에서 유래하며, 전통적으로 하나의 PC 혹은 서버 내에서 사용되어져 왔다. PCI Express의 고속, 저전력, 고효율 특성은 기존 시스템 연결망과는 다른 형태의 대안 연결망으로써 고려되고 있다. 본 논문에서는 이와 같은 PCI Express를 이용한 시스템 연결망(PCIeLINK)을 설계, 구현하고 초기 시험 결과를 제시한다. 본 논문에서는 PCI Express를 이용한 fail-over 시스템에 자주 사용되는 non-transparent bridging(NTB)기법을 이용하여 PCI Express 기반 시스템 연결망을 설계, 구현 하였다. NTB는 PCI Express 장치를 단순 연결할 경우 발생되는 전기적, 논리적 충돌을 방지하는 기법으로써, PCI Express Gen2 규격에 기반한 20 Gbps급의 ${\times}4$ 연결을 하나의 카드에 복수개 구현하고 이를 시험하였다. 개발된 PCI Express기반 시스템 인터커넥트 장치는 최대 8.6 Gbps의 단방향 성능을 보였으며, Linux 기반의 TCP/IP 환경에서 최대 5.1 Gbps의 성능을 나타내는 것으로 측정 되었다.

• 한국식품영양과학회지
• /
• 제42권8호
• /
• pp.1175-1182
• /
• 2013

다양한 발효 균주를 이용한 잡곡발효음료 개발의 가능성을 확인하고자 7종의 균주와 2가지의 혼합균주를 이용하여 잡곡발효물을 제조하여 분석한 결과, 색도가 비교적 밝으며 붉은색보다는 노란색이 더 많이 측정되었다. 관능검사 결과, 종합적으로 C와 G, H가 상대적으로 높은 평가를 받았으며, 제조된 잡곡발효물의 세포독성은 10,000 ppm까지 관찰되지 않았다. 총 폴리페놀과 플라보노이드 함량에서 총 폴리페놀은 7.51~7.94 mg/g으로 모든 잡곡발효물에서 유사한 함량을 나타냈으나, 플라보노이드 함량은 C 샘플에서 15.62 mg/g으로 가장 많은 것으로 나타났다. 또한 잡곡발효물의 항산화 활성을 조사한 결과, 전자공여능에서는 C 샘플에서 4.48%로, 환원력에서는 G샘플이 0.247로 가장 높았으며, SOD 유사활성 측정에서는 E를 제외한 모든 샘플에서 농도 비례적으로 활성이 증가하였고, F 샘플 10,000 ppm에서 55.15%로 가장 높은 활성을 나타내었다. 이와 같이 다양한 균주를 이용한 발효물의 관능적 특성과 기능성을 검토함으로써 잡곡을 이용한 기능성 발효식품의 개발가능성을 제시하였다.

• 한국정보과학회논문지:데이타베이스
• /
• 제34권2호
• /
• pp.133-140
• /
• 2007

플래시 메모리는 오늘날 다양한 형태로 우리 생활의 일부를 차지하고 있다. 이동식 저장매체, 유비쿼터스 컴퓨팅 환경과 휴대전화기, MP3플레이어, 개인정보단말기(PDA) 등의 모바일 제품 등에 광범위하게 사용되고 있다. 이처럼 많은 분야에서 사용되는 주된 이유는 플래시 메모리가 저전력, 비휘발성, 고성능, 물리적 안정성, 휴대성 등의 장점을 갖기 때문이다. 더불어 최근에는 기가바이트급 플래시 메모리도 개발되어 하드디스크의 자리를 대체할 수 있는 상황에 이르렀다. 하지만, 플래시 메모리는 하드디스크와 달리 이미 데이타가 기록된 섹터에 대해 덮어쓰기가 되지 않는다는 특성을 갖고 있다. 데이타를 덮어쓰기 위해서는 해당 섹터가 포함된 블록을 지우고(소거) 쓰기 작업을 수행해야 한다. 이로 인해 플래시 메모리의 데이타 읽기/쓰기/소거에 비용이 하드 디스크와 같이 동일한 것이 아니라 각각 다르다[1][5][6]. 이러한 특성이 고려되지 않은 기존의 OS, DBMS 등과 같은 시스템 소프트웨어에서 사용되는 교체 기법은 플래시 메모리 상에서 비효율성을 가질 수 있다. 그러므로 플래시 메모리상에서는 플래시 메모리의 특성을 고려한 효율적인 버퍼 교체 기법이 필요하다. 본 논문에서는 플래시 메모리의 특성을 고려한 버퍼 페이지 교체기법을 제안하며, 제안된 기법과 기존 기법들과의 성능 평가를 수행한다. 지프분포와 실제 워크로드를 사용한 성능평가는 플래시 메모리의 특성을 고려한 버퍼 페이지 교체 기법의 필요성을 입증한다.

• 한국도로학회논문집
• /
• 제17권3호
• /
• pp.49-58
• /
• 2015

PURPOSES : The use of environmentally friendly construction methods has been recently encouraged to reduce fuel consumption and the effects of global warming. For this purpose, the roller compacted concrete pavement (RCCP) construction method has been developed. RCCP is more environmentally friendly and economically efficient than general concrete by reducing the amount of CO2 generated through the application of a smaller amount of cement. RCCP has a number of advantages such as an easy construction method, low cost, high structural hydration performance, and aggregate interlocking. However, mix design standards and construction guidelines of RCCP are required for domestic application. In addition, a study on aggregate selection, which has an effect on the characteristics of RCCP, is necessary owing to a limited number of researches. Thus, the aggregate effect on the performance of RCCP in securing the required strength and workability was evaluated in consideration of domestic construction. METHODS : Sand and coarse aggregates of both 19mm and 13mm in maximum size were used in this study. Four types of aggregate gradations (s/a = 30%, 58%, and 70% for the sand and coarse aggregate of 19mm in maximum size, and s/a = 50% for a combination of the three types of aggregates) were set up to investigate the effects of the PCA band on the RCC characteristics. The conditions of s/a = 30% and 70% were evaluated to check the gradation effect outside of the recommended band. The conditions of s/a = 58% and 50% were used because they are the optimum combination of the two and three types of aggregates, respectively. RCCP gradation band was suggested gradation with a proper construction method of RCCP by synthetically comparing and analyzing the correlation of optimum water content, maximum dry density, and strength of requirements through its consistency and compaction test. RESULTS : The lower and upper limit lines are insufficient to secure a relatively strong development and workability compared to an aggregate gradation in the RCCP gradation band region. On the other hand, the line in the RCCP gradation band and the 0.45 power curve in the RCCP gradation band region were satisfactory, ensuring the required strength and workability. CONCLUSIONS : The suitable aggregate gradation on RCCP process should meet the RCCP gradation band area; however, fine particles passing through a #60 sieve do not need to be within the recommended gradation band because the influence of this region on such fine particles is small.

• 대한의용생체공학회:의공학회지
• /
• 제19권3호
• /
• pp.251-260
• /
• 1998

홀터 심전계는 심장 이상으로 인한 급사 위험이 있는 환자를 위한 비관혈인 진단 장비이다. 본 연구에서는 일상생활 중에 심전도 데이터를 획득할 수 있도록 원칩 마이크로프로세서와 대용량메모리인 플레쉬 메모리(flash memory) 카드를 이용하여 2채널의 홀터 심전계를 설계하였다. 시스템 하드웨어는 크게 원칩 마이크로프로세서(68HC11E9)의 아날로그 심전도 처리회로, 플레쉬 메모리 카드로 구성하였다. 아날로그 심전도 처리회로는 250,500,1000의 이득을 갖는 증폭기와 0.05-100Hz의 대역폭을 갖는 대역통과 필터, 호흡으로 인한 기저선의 이동을 제거하기 위한 auto-balancing 회로와 포화-보정회로를 사용하였다. 심전도 신호는 240샘플/초 샘플링하여 A/D 변환하였다. 심전도는 필터링 및 전처리 과정을 통하여 특징점인 Q-R-T파를 검출하고, 이를 근거로 템플리트 생성, ST레벨, 심박수, QT간격 측정과 부정맥을 검출하였다. 또한 장시간동안의 심전도 데이터와 측정된 진단파라미터를 저장하기 위해 실시간 압축 알고리즘인 MFan과 delta modulation 방법을 이용하여 데이터를 압축, 저장하였다. 20M 바이트 용량의 플레쉬 메모리 카드에 기록된 데이터는 PC의 DOS나 Windows 환경의 ambulatory monitoring 분석시스템과 쉽게 인터페이스가 가능하도록 FFS(Flash File System)의 호환 가능한 SBF(Symetric Block format)포맷으로 저장하여 분석시스템에서 데이터 처리 및 관리할 수 있게 하였다.

• 센서학회지
• /
• 제8권2호
• /
• pp.115-123
• /
• 1999

PSG(800nm)/$Si_3N_4$ (150nm)로 구성된 유전체 membrane 윗면에 heater와 감지전극을 등일면상에 동시에 형성하였다. 제작된 소자의 전체 면적은 $3.78{\times}3.78mm^2$이고, diaphragm의 면적은 $1.5{\times}1.5mm^2$이며, 감지막치 면적은 $0.24{\times}0.24mm^2$였다. 그리고 diaphragm내의 열분포 분석을 유한요소법을 이용하여 수행하였으며, 실제로 제작된 소자의 열분포와 비교하였다. 소비전력은 동작온도 $350^{\circ}C$에서 약 85mW였다. Sn 금속막을 상온과 $232^{\circ}C$의 두 가지 기판온도에서 열증착하였고, 이를 $650^{\circ}C$의 산소분위기에서 3시간 열산화함으로써 $SnO_2$ 감지막을 형성하였다. 그리고 이를 SEM과 XRD로 특성을 분석하였다. 제작된 소자에 대해서 온도 및 습도에 대한 감지막의 영향 및 부탄가스에 대한 반응특성도 조사하였다.

• 센서학회지
• /
• 제12권2호
• /
• pp.72-78
• /
• 2003

본 논문은 마이크로 플럭스게이트 자기 센서 (micro fluxgate magnetic sensor)의 여자코일 선폭에 따른 자계 검출 특성 변화에 관한 것이다. 센서 제작을 위해 PCB 다층 적층기술을 사용하였으며, 연자성 코어를 둘러싼 여자코일 선폭을 각각 $260\;{\mu}m$와 $520\;{\mu}m$로 센서를 구현하였다. 센서는 모두 5층의 기판을 적층 하였으며, 가운데 (3번째)기판을 자성체 코어로, 자성체 코어 외부 (2번째와 4번째)기판을 여자코일로, 최외부 (1번째와 5번째)기판을 검출코일로 제작하였다. 연자성 코어로는 약 100,000의 큰 DC 투자율 (permeability)을 갖는 코발트 (Co)가 주성분인 아몰퍼스 재료를 사용하였으며, 자속 누설을 최소화하기 위해 사각 링 형태를 유지하였다. 솔레노이드 형태의 여자코일과 검출코일은 구리 재질로 제작되었다. $260\;{\mu}m$ 여자코일 선폭을 갖는 자기센서는 여자조건이 360 kHz, $3\;V_{p_p}$의 정현파일 경우에 780 V/T로 매우 우수한 감도를 보이고 있으며, $-100\;{\mu}T\;{\sim}\;+100\;{\mu}T$ 영역에서 매우 우수한 선형특성을 보이고 있다. 자기 센서의 크기는 $7.3\;{\times}\;5.7\;mm^2$이며, 소비전력은 약 8 mW이다. 이런 초소형 자기센서는 휴대용 네비게이션 시스템, telematics, VR 게임기 등 다양한 응용분야에 적용할 수 있다.