Journal of the Korea Society of Computer and Information (한국컴퓨터정보학회논문지)

Korean Society of Computer Information (한국컴퓨터정보학회)
권호 표지
DOI QR코드

DOI QR Code

The buffer Management system for reducing write/erase operations in NAND flash memory

NAND 플래시 메모리에서 쓰기/지우기 연산을 줄이기위한 버퍼 관리 시스템

  • 정보성 (국립경상대학교 제어계측공학과) ;
  • 이정훈 (국립경상대학교 제어계측공학과)
  • Received : 2011.04.19
  • Accepted : 2011.07.25
  • Published : 2011.10.31
Download PDF
⟨ Previous Next ⟩

Abstract

There are the large overhead of block erase and page write operations in NAND flash memory, though it has low power consumption, cheap prices and a large storage. Due to the physical characteristics of NAND flash memory, overwrite operations are not permitted at the same location, so rewriting operation require after erase operation. it cause performance decrease of NAND flash memory. Using SRAM buffer in traditional NAND flash memory, it can not only reduce effective write operation but also guarantee fast memory access time. In this paper, we proposed the small SRAM buffer management system for reducing overhead of NAND flash memory, that is, erase and write operations. The proposed buffer system in a NAND flash memory consists of two parts, i.e., a fully associative temporal buffer with the small fetching block size and a fully associative spatial buffer with the large fetching block size. The temporal buffer have small fetching blocks that referenced from spatial buffer. When it happen write operations or erase operations in NAND flash memory, the related fetching blocks in temporal buffer include a page or a block are written in NAND flash memory at the same time. The writing and erasing counts in NAND flash memory can be reduced. According to the simulation results, although we have high miss ratios, write and erase operations can be reduced approximatively 58% and 83% respectively. Also the average memory access times are improved about 84% compared with the fully associative buffer with two sizes.

NAND 플래시 메모리는 저전력, 저렴한 가격, 그리고 대용량임에도 불구하고 페이지 단위의 쓰기 및 블록 단위의 지우기 연산은 큰 문제점을 가지고 있다. 특히 NAND 플래시 메모리 특성상 덮어쓰기가 불가능하므로 쓰기동작 후 수반되는 지우기 동작은 전체 성능저하의 원인이 된다. 기존의 NAND 플래시 메모리를 위한 SRAM 버퍼는 간단하면서도 NAND 플래시 메모리의 쓰기 동작을 효과적으로 줄여줄 수 있을 뿐 아니라 빠른 접근 시간을 보장 할 수 있다. 본 논문에서는 작은 용량의 SRAM을 이용하여 NAND 플래시 메모리의 가장 큰 오버헤드인 지우기/쓰기 동작을 효과적으로 줄일 수 있는 버퍼 관리 시스템을 제안한다. 제안된 버퍼는 큰 페칭 크기를 가지는 공간적 버퍼와 작은 페칭 크기를 가지는 시간적 버퍼인 완전연관 버퍼로 구성된다. 시간적 버퍼는 공간적 버퍼에서 참조된작은 페칭을 가지며, NAND 플래시 메모리에서 쓰기 및 지우기 수행시 시간적 버퍼내에 존재하는 같은 페이지 혹은 블록에 포함된 페칭 블록을 찾아 동시에 처리한다. 따라서 NAND 플래시 메모리에서 쓰기 및 지우기 동작을 획기적으로 줄였다. 시뮬레이션 결과에 따르면 제안된 NAND 플래시 메모리 버퍼 시스템은 2배 크기의 완전연관 버퍼에 비해 접근 실패율 관점에서는 높았지만, 쓰기 동작과 지우기 동작은 평균적으로 각각 58%, 83% 정도를 줄였으며, 결론적으로 평균 플래시 메모리 접근 시간은 약 84%의 성능 향상을 이루었다.

Keywords

References

  1. N. Ballard, "State of PDAs and Other Pen-Based Systems," In Pen Computing Magazine, pp.14-19, Aug. 1994.
  2. B. March, F. Douglis, and P. Krishnan, "Flash Memory File Caching for Mobile Computer," In Proc. of the 27 Hawaii International conference on System Science, pp.451-460, Jan. 1994.
  3. Needham & Company, LCC, NAND vs. Hard Disk Drives: Hype, Myth and Reality, Oct. 2005.
  4. Jung-Wook Park, Seung-Ho Park, Charles C.Weems, Shin-Dug Kim, "A hybrid flash translation layer for SLC-MLC flash memory based multibank solid state disk", Microprosessors and Microsystems, Vol.35, Issue 1, pp.48-59, Feb. 2011. https://doi.org/10.1016/j.micpro.2010.08.001
  5. D. Jung, Y.H. Chae, H. Jo, J.S. Kim and J. Lee, "A Group-Based Wear-Leveling Algorithm for Large-C apacity Flash Memory Storage Systems", Proc. The 2007 international conference on Compilers, architecture, and synthesis for embedded systems, pp. 160-164, 2007.
  6. B. Jung, J. Lee, "The Smart buffer NAND Flash memory System for a hard-disk substitution." Journal of The Korea Society of Computer and Information, Vol 14, No 3, pp. 41-50, Mar. 2009,
  7. J. Lee, G. Park, and S. Kim, "A New NAND-type Flash Memory Package with Smart Buffer System for Spatial and Temporal Localities," Journal of System Architecture, Vol.51 No.2 pp.111-123, Feb. 2005. https://doi.org/10.1016/j.sysarc.2004.10.002
  8. C. Park, J. Seo, S. Bae, H. Kim, S. Kim and Bumsoo Kim, "A low-cost memory architecture with NAND XIP for mobile embedded systems," In Proc. of the 1st CODES-ISSS'03, pp.138-143, Oct. 2003.
  9. H. S. Jo, J. U Kang, S. Y Pack, " FAB: Flash-aware buffer management policy for protable media players," Comsumer Electronics, IEEE Transactions on, pp.485-493, Apr. 2006
  10. Samsung Elec., "NAND-type Flash Memory," Http://www.samsungelectronics.com/semiconductor/flash/Falsh.thml
  11. Mediabench, http://euler.slu.edu/-fritts/mediabe nch/
  12. D. Burger and T. M. Austin, "The SimpleScalartool set, version 2.0, Technical Report TR-97- 1342," University of Wisconsin-Madison, 1997.
  13. S. Lee, D, Park and H. Song, "A Log Buffer-Based Flash Translation Layer Using Fully-Associative Sector Translation," ACM Transactions on Embeded Computing Systems, Vol. 6, No. 3, July, 2007.