• Journal of Electrical Engineering and Technology
• /
• 제11권4호
• /
• pp.939-942
• /
• 2016

One of the most important characteristic curves of a solar cell is its current density-voltage (J-V) curve under AM1.5G insolation. Solar cell can be considered as a semiconductor diode, so a diode equivalent model was used to estimate its parameters from the J-V curve by numerical simulation. Active layer plays an important role in operation of a solar cell. We investigated the effect thicknesses and defect densities (N_d) of the active layer on the J-V curve. When the active layer thickness was varied (for N_d = 8×10¹⁷ cm^-3) from 800 nm to 100 nm, the reverse saturation current density (J_o) changed from 3.56×10^-5 A/cm² to 9.62×10^-11 A/cm² and its ideality factor (n) changed from 5.28 to 2.02. For a reduced defect density (N_d = 4×10¹⁵ cm^-3), the n remained within 1.45≤n≤1.92 for the same thickness range. A small increase in shunt resistance and almost no change in series resistance were observed in these cells. The low reverse saturation current density (J_o = 9.62×10^-11 A/cm²) and diode ideality factor (n = 2.02 or 1.45) were observed for amorphous silicon based solar cell with 100 nm thick active layer.

• 스마트미디어저널
• /
• 제7권3호
• /
• pp.29-34
• /
• 2018

본 논문은 주변 소음이 많은 환경에서 보청기 수신 성능 향상을 위하여 적외선을 이용한 광통신 기술을 접목시키는 연구이다. 마이크로폰과 적외선 발광 다이오드를 포함하는 송신 모듈에서 음성신호를 적외선 광 신호로 변환시켜 공기 중에 내보내고, 일정 거리 떨어진 곳에 위치한 수신 모듈에서 적외선 신호를 수신하여 전기 신호로 변환하여 디지털 보청기의 입력 단에 전달한다. 특별히 수신 모듈은 보청기에 부착되어야 하므로 소형이며 저전압이고 저전력 소모가 바람직하다. 디지털 변조 방식과 아날로그 무변조 방식의 적외선 통신 기술을 적용하여 실험한 결과 실내에서 약 5미터 거리의 적외선 통신은 아날로그 무변조 방식이 적합함을 보였다. 송신 모듈과 수신 모듈 시제품을 제작하여 디지털 보청기에 연결하고 내부 파라미터를 조정하여 음성 신호를 정상 송수신함을 확인하였다.

• 한국항행학회논문지
• /
• 제23권5호
• /
• pp.430-436
• /
• 2019

해상 및 산업 현장의 다양한 IoT 서비스를 위한 시스템에 필수불가결한 장치인 안테나 개발에 있어 초소형, 경량 및 다중 대역 동작이 요구된다. 이러한 요구를 반영할 수 있는 대표적인 안테나의 한 종류가 PCB 패턴 안테나이다. 본 연구에서는 920 MHz 단일 대역 PCB 패턴 안테나의 설계 및 제작에 대하여 살펴보았다. 제안된 920 MHz 단일 대역 안테나의 PCB 패턴을 260 MHz 대역에서도 동작하도록 수정 보완하여 이중 대역 PCB 패턴 안테나를 제작하는 것이 최종 목표이다. 본 연구를 통해 920 MHz의 ISM 대역 중 902 MHz, 915 MHz와 928 MHz에서 우수한 성능을 얻을 수 있었다. 또한 전압 정재파비, 반사 손실, 이득과 효율 등의 주파수별 차이가 5% 미만이었다. 이러한 결과를 -30 dB의 수신 감도를 갖는 LPWA (low power wide area) 네트워크에 적용하면 최소 5-10 km의 통신 링크 구축이 가능할 것으로 예측할 수 있다.

• 열처리공학회지
• /
• 제36권5호
• /
• pp.311-317
• /
• 2023

An autofilter is a device that removes impurities contained in heavy fuel oil used in diesel engines of ships or power plants, and also automatically removes impurities accumulated in the filter through a reverse washing function. The reducer-integrated motor serves to rotate the filter at low speed to enable reverse automatic cleaning in the autofilter device. To achieve a low speed of 0.65 to 0.75 rpm in a reducer-integrated motor, a small motor that can operate at 97rpm at a rated voltage of 110 V and 112.5 rpm at 220 V is required. Additionally, a large gear ratio of 1/150 is required. To ensure the durability and reliability of these reducers, the strength of the gear must be evaluated at the design stage. In general, there is a limit to evaluating the stress and strain state according to the vibration characteristics acting on each gear in the driving state of the reducer through quasi-static analysis. Therefore, in this study, the operation characteristics of the auto filter's reducer-integrated motor were first analyzed using the rigid body dynamics analysis method. Then, this rigid body dynamics analysis model was extended to a flexible multibody dynamics analysis model to analyze the stress and strain states acting on each gear and evaluate the design feasibility of the gear.

• 대한전자공학회논문지SD
• /
• 제43권3호
• /
• pp.21-32
• /
• 2006

본 논문에서는 누설전력 소비뿐만 아니라 스위칭 전력 소비를 동시에 줄일 수 있는 새로운 저전력 SRAM 회로를 제안한다. 제안된 저전력 SRAM은 대기모드와 쓰기동작에서는 셀의 소스라인 전압을 $V_{SSH}$로 증가시키고 읽기동작에서만 소스라인 전압을 다시 $V_{SS}$가 되도록 동적으로 조절한다. SRAM 셀의 소스라인 전압을 동적으로 조절하면 reverse body-bias 효과, DIBL 효과, 음의 $V_{GS}$ 효과를 이용하여 셀 어레이의 누설전류를 1/100 까지 감소시킬 수 있다. 또한 누설전류를 억제하기 위해 사용된 소스라인 드라이버를 이용하여 SRAM의 쓰기동작에서 비트라인 전압의 스윙 폭을 $V_{DD}-to-V_{SSH}$로 감소시킴으로써 SRAM의 write power를 대폭 감소시킬 수 있고 쓰기동작 중에 있는 셀들의 누설 전류 소비도 동시에 줄일 수 있다. 이를 위해 새로운 write driver를 사용하여 low-swing 쓰기동작 시 성능 감소를 최소화하였다. 누설전력 소비 감소 기법과 스위칭 전력 소비 감소 기법을 동시에 사용함으로써 제안된 SRAM은 특히 미래의 큰 누설전류가 예상되는 70-nm 이하 급 초미세 공정에서 유용할 것으로 예측된다. 70-nm 공정 파라미터를 이용해서 시뮬레이션한 결과 누설전력 소비의 93%와 스위칭 전력 소비의 43%를 줄일 수 있을 것으로 보인다. 본 논문에서 제안된 저전력 SRAM의 유용성과 신뢰성을 검증하기 위해서 $0.35-{\mu}m$ CMOS 공정에서 32x128 bit SRAM이 제작 및 측정되었다. 측정 결과 기존의 SRAM에 비해 스위칭 전력이 30% 적게 소비됨을 확인하였고 사용된 메탈 차폐 레이어로 인해서 $V_{DD}-to-V_{SSH}$ 전압이 약 1.1V 일 때까지 오류 없이 동작함을 관측하였다. 본 논문의 SRAM 스위칭 전력감소는 I/O의 bit width가 증가하면 더욱 더 중요해질 것으로 예상할 수 있다.

• 전자공학회논문지
• /
• 제53권7호
• /
• pp.27-38
• /
• 2016

본 논문에서는 저전력 복합 스위칭 기법을 기반으로 하여 $0.16mm^2$의 면적을 가지는 12비트 30MS/s SAR ADC를 제안한다. 제안하는 ADC에 적용된 복합 스위칭 기법은 기존의 monotonic 스위칭 기법에 $V_{CM}$ 기반의 스위칭 기법을 접목한 것으로써 SAR ADC의 선형성을 제한하는 동적 오프셋 문제를 최소화하는 동시에 평균 스위칭 전력소모도 최소화할 수 있다. 제안하는 C-R 하이브리드 DAC 회로에는 균등 분할 커패시터 구조 및 기준전압 레인지 스케일링 기법을 적용하여 입력신호와 기준전압의 범위를 일치시키면서 12비트 해상도에서 사용되는 단위 커패시터의 총 개수를 64개로 줄이는 동시에 효율적으로 $V_{CM}$ 기반의 스위칭을 수행하여 전체적인 회로를 간소화하였다. 한편, 제안하는 SAR ADC의 SAR 논리회로에는 D 플립플롭 기반이 아닌 래치구조의 레지스터를 사용하여 빠르고 안정적인 SAR 동작을 구현하였으며, 출력 값을 디코더 논리회로 없이 DAC의 스위치에 직접 인가하여 면적 및 전력소모를 줄였다. 제안하는 SAR ADC는 0.18um CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 12비트 해상도에서 각각 최대 0.85LSB, 2.53LSB이고, 30MS/s 동작속도에서 동적성능은 최대 59.33dB의 SNDR 및 69.83dB의 SFDR을 보인다. 제안하는 시제품 ADC는 1.8V 전원전압에서 2.25mW의 전력을 소모한다.

• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.69-76
• /
• 2008

본 논문에서는 가속도 센서 및 자이로 센서 등과 같이 고해상도 및 작은 면적과 적은 전력 소모를 동시에 요구하는 센서 인터페이스 응용을 위한 12비트 1kS/s 65uA 0.35um CMOS 알고리즈믹 A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 재순환 기법을 이용한 알고리즈믹 구조를 사용하여 샘플링 속도, 해상도, 전력 소모 및 면적을 최적화하였으며, 일반적인 열린 루프 샘플링 기법을 적용한 버전1과 오프셋 및 플리커 잡음을 제거하여 동적 성능을 향상시키기 위해 닫힌 루프 샘플링 기법을 적용한 버전2로 각각 제작되었다. 또한 SHA와 MDAC 회로에는 스위치 기반의 전력 최소화 기법과 바이어스 공유 기법이 적용된 2단 증폭기를 사용하여 면적과 전력 소모를 최소화시켰다. 한편, 저전력, 소면적 구현을 위한 개선된 기준 전류 및 전압 발생기를 온-칩으로 집적하였으며, 시스템 응용에 파라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.35um 2P4M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 12비트 해상도에서 각각 최대 0.78LSB, 2.24LSB의 수준을 보이며, 동적 성능으로는 1kS/s의 동작 속도에서 버전1, 버전2 각각 최대 60dB, 63dB 수준의 SNDR과 70dB, 75dB 수준의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 버전1, 버전2 각각 $0.78mm^2,\;0.81mm^2$ 이며 전력 소모는 2.5V 전원 전압과 1kS/s의 동작 속도에서 각각 0.163mW, 0.176mw이다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2010년도 춘계학술대회 초록집
• /
• pp.134-134
• /
• 2010

Fuel cell is a device that directly converts chemical energy in the form of a fuel into electrical energy by way of an electrochemical reaction. In the anode for a high temperature fuel cell, nickel or nickel alloy has been used in consideration of the cost, oxidation catalystic ability of hydrogen which is used as fuel, electron conductivity, and high temperature stability in reducing atmosphere. Most MCFC stacks currently operate at an average temperature of $650^{\circ}C$. There is some gains with decreased temperature in MCFC to diminish the electrolyte loss from evaporation and the material corrosion, which could improve the MCFC life. However, operating temperature has a strong related on a number of electrode reaction rates and ohmic losses. Baker et al. reported the effect of temperature (575 to $650^{\circ}C$). The rates of cell voltage loss were 1.4mV/$^{\circ}C$ for a reduction in temperature from 650 to $600^{\circ}C$, and 2.16mV/$^{\circ}C$ for a decrease from 600 to $575^{\circ}C$. The two major contributors responsible for the change in cell voltage with reducing operation temperature are the ohmic polarization and electrode polarization. It appears that in the temperature range of 550 to $650^{\circ}C$, about 1/3 of the total change in cell voltage with decreasing temperature is due to an increase in ohmic polarization, and the electrode polarization at the anode and cathode. In addition, the oxidation reaction of hydrogen on an ordinary nickel alloy anode in MCFC is generally considered to take place in the three phase zone, but anyway the area contributing to this reaction is limited. Therefore, in order to maintain a high performance of the fuel cell, it is necessary to keep this reaction responsible area as wide as possible, that is, it is needed to keep the porosity and specific surface area of the anode at a high level. In this study effective anodes are prepared for low temperature MCFC capable of enhancing the cell performance by using zirconium hydride at least in part of anode material.

• 전자공학회논문지
• /
• 제52권9호
• /
• pp.63-73
• /
• 2015

본 논문에서는 특별한 보정기법 없이 채널 간 오프셋 부정합 문제를 최소화한 2채널 time-interleaved (T-I) 구조의 10비트 120MS/s 파이프라인 SAR ADC를 제안한다. 제안하는 ADC는 4비트-7비트 기반의 2단 파이프라인 구조 및 2채널 T-I 구조를 동시에 적용하여 전력소모를 최소화하면서 빠른 변환속도를 구현하였다. 채널 간에 비교기 및 잔류전압 증폭기 등 아날로그 회로를 공유함으로써 일반적인 T-I 구조에서 선형성을 제한하는 채널 간 오프셋 부정합 문제를 추가적인 보정기법 없이 최소화할 뿐만 아니라 전력소모 및 면적을 감소시켰다. 고속 동작을 위해 SAR 로직에는 범용 D 플립플롭 대신 TSPC D 플립플롭을 사용하여 SAR 로직에서의 지연시간을 최소화하면서 사용되는 트랜지스터의 수도 절반 수준으로 줄임으로써 전력소모 및 면적을 최소화하였다. 한편 제안하는 ADC는 기준전압 구동회로를 3가지로 분리하여, 4비트 및 7비트 기반의 SAR 동작, 잔류전압 증폭 등 서로 다른 스위칭 동작으로 인해 발생하는 기준전압 간섭 및 채널 간 이득 부정합 문제를 최소화하였다. 시제품 ADC는 고속 SAR 동작을 위한 높은 주파수의 클록을 온-칩 클록 생성회로를 통해 생성하였으며, 외부에서 duty cycle을 조절할 수 있도록 설계하였다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.69LSB, 0.77LSB이며, 120MS/s 동작속도에서 동적 성능은 최대 50.9dB의 SNDR 및 59.7dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.36mm^2$이며, 1.1V 전원전압에서 8.8mW의 전력을 소모한다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.23-30
• /
• 2005

이 논문에서는 낮은 stand-by power 및 DLL의 재동작 후 fast relocking 구조를 가지는 저전력, 고속 VISI 칩용 DLL(지연 고정 루프) 기반의 다중 클락 발생기를 제안하였다. 제안된 구조는 주파수 곱셈기를 이용하여 주파수 체배가 가능하며 시스템 클락의 듀티비에 상관없이 항상 50:50 듀티비를 위한 Duty-Cycle Correction 구조를 가지고 있다. 또한 DAC를 이용한 디지털 컨트롤 구조를 클락 시스템이 standby-mode에서 operation-mode 전환 후 빠른 relocking 동작을 보장하고 아날로그 locking 정보를 레지스터에 디지털 코드로 저장하기 위해 사용하였다. 클락 multiplication을 위한 주파수 곱셈기 구조로는 multiphase를 이용한 feed-forward duty correction 구조를 이용하여 지연 시간 없이 phase mixing으로 출력 클락의 duty error를 보정하도록 설계하였다. 본 논문에서 제안된 DLL 기반 다중 클락 발생기는 I/O 데이터 통신을 위한 외부 클락의 동기 클락과 여러 IP들을 위한 고속 및 저속 동작의 다중 클락을 제공한다. 제안된 DLL기반의 다중 클락 발생기는 $0.35-{\mu}m$ CMOS 공정으로 $1796{\mu}m\times654{\mu}m$ 면적을 가지며 동작 전압 2.3v에서 $75MHz\~550MHz$ lock 범위와 800 MHz의 최대 multiplication 주파수를 가지고 20psec 이하의 static skew를 가지도록 설계되었다.