• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.175-178
• /
• 2005

In this paper, a carrier frequency offset (CFO) estimator is proposed for the interleaved OFDMA uplink systems. It is based on the estimation of signal parameters via rotational invariance technique (ESPRIT). Compared with the Cao's estimator, the proposed estimator has low computational complexity. Simulation results demonstrate that the proposed estimator performs better than Cao's estimator at the relatively low SNR region. Hence, the proposed estimator is more applicable to the practical environments than the Cao’s estimator.

• 한국통신학회논문지
• /
• 제32권12A호
• /
• pp.1296-1302
• /
• 2007

본 논문에서는 MB-OFDM 시스템에 적합한 낮은 복잡도의 채널 및 주파수 옵셋 결합 추정법을 제안한다. 제안된 기법은 적절한 랭크(rank) 수를 적용함으로써 복잡도를 낮추는 Low-rank LMMSE 채널 추정법을 이용하여 채널을 추정하고, 주파수 옵셋 추정을 위해 추정된 채별의 자기상관특성을 이용하는 간단한 구조를 추가함으로써 낮은 복잡도로 채널과 주파수 옵셋을 결합하여 추정하는 기법이다. 제안된 알고리즘을 IEEE 802.15 TG3a에서 제시한 4가지 UWB 채널 모델에서 모의 실험하여 기존의 LS 채널 추정법을 사용한 알고리즘과 성능을 분석하였고, 복잡도를 낮추기 위해 각 채널 모델 환경에 따라 적절한 수의 랭크 수를 적용하여 결과를 비교하였다.

• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.60-67
• /
• 2008

본 논문에서는 Bluetooth, Zigbee, WLAN 등 2.4GHz 대역 ISM-band 응용 분야를 위한 저 전력 주파수 합성기를 설계하였다. 저 전력 특성을 얻기 위해 전류소모가 큰 VCO, prescaler, ${\Sigma}-{\Delta}$ modulator 등의 전력소모를 최적화하는데 중점을 두고 설계하였다. VCO는 전력소모 측면에서 유리한 NP-core 유형의 구조를 선택하여 위상잡음 특성과 전력소모를 최적화하였으며, prescaler는 정적 전류소모가 거의 없는 동적 회로 기술이 적용된 D-F/F을 사용하여 전력소모를 줄였다. 또한 다수의 로직으로 구성되는 3차 ${\Sigma}-{\Delta}$ modulator는 'mapping circuit'으로 구조를 단순화하여 작은 면적과 저 전력소모 특성을 갖도록 하였다. $0.18{\mu}m$ CMOS 공정으로 IC를 제작하여 성능을 측정한 결과 설계된 주파수 합성기는 1.8V 전원전압에서 7.9mA의 전류를 소모하고, 100kHz offset에서 -96dBc/Hz, 1MHz offset에서 -118dBc/Hz의 위상 잡음 특성을 보였다 또한 spur 잡음 특성은 -70dBc이며, 25MHz step의 주파수 변화에 따른 위상 고정 시간은 약 $15{\mu}s$이다. 설계된 회로의 칩 면적은 pad를 포함하여 $1.16mm^2$이며 pad를 제외한 면적은 $0.64mm^2$이다.

• 한국통신학회논문지
• /
• 제36권11C호
• /
• pp.641-648
• /
• 2011

주파수 영역 등화 기법은 다중 반송파 시스템의 대표적 특정으로 단일 탭의 채널 등화로 인한 낮은 구현 복잡도의 장점을 갖는다. SC-FDE (single carrier frequency domain equalization) 시스템은 단일 반송파 시스템에서 주파수 영역 등화 기법을 채택하고, 지연 확산에 대한 강점을 갖기 위해 CP(cyclic prefix)를 포함한 형태의 구조를 갖는다. 단일 반송파 시스템에서 동기 및 등화기를 거친 후 잔존하는, 공통 위상 오프셋 성분을 제거해야만 한다. 공통 위상 오프셋 성분은 송수신기 간 반송파 주파수 생성 시 발생하는 성분이기 때문에 이 오프셋이 큰 경우 성능 열화의 원인이 된다. 본 논문에서는 SC-FDE 시스템에서 공통 위상 오프셋 성분을 주파수 영역에서 보정하는 기법을 제안하였다. 동기 획득 및 등화를 위한 훈련 신호는 자기 상관관계 특성이 우수한 CAZAC (constant amplitude zero autocorrelation code) 시퀀스를 채택하였다. 제안한 공통 위상 오프셋 추적 성능은 컴퓨터 모의실험을 통해 평균 제곱 오차 (mean square error, MSE) 성능을 통해 확인하였고, 그 성능이 시간 영역에서 보정하는 것과 유사한 MSE 성능을 갖는 것을 확인하였다.

• 전기학회논문지
• /
• 제59권2호
• /
• pp.471-475
• /
• 2010

This paper presents a frequency synthesizer using low voltage active inductor VCO(Voltage Controlled Oscillator). The low voltage active inductor VCO with feedback resistor increases its equivalent inductance and the quality-factor(Q). Under certain conditions, the low voltage active inductor with feedback resistor generates a negative resistance at the input. In this paper, the conditions for negative resistance are obtained by small signal analysis. The designed low voltage active inductor VCO covers a frequency band between 1059MHz and 1223MHz. The measured phase noise at 1.178GHz is -81.8dBc/Hz at 1MHz offset.

• Journal of information and communication convergence engineering
• /
• 제16권3호
• /
• pp.197-202
• /
• 2018

This paper reveals the impact of the insertion of electromagnetic band gap (EBG) structures on the performance of circularly polarized (CP) patch-slot antenna with offset slot. Several optimizations are necessary to precise physical parameters in the aim to fix the resonance frequency at 3.2 GHz. The proposed antenna possesses lightweight, simplicity, low cost, and circular polarization ensured by two feeding sources to permit right-hand and left-hand circular polarization process (RHCP and LHCP). The measured results compared with simulation results of the proposed circularly polarized EBG antenna with offset slot show good band operations with –10 dB impedance bandwidths of 9.1% and 36.2% centered at 3.2 GHz, which cover weather radar, surface ship radar, and some communications satellites bands. Our investigation will confirm the simulation and experimental results of the EBG antenna involving new EBG structures.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.155-159
• /
• 2003

This paper presents fully integrated 5 GHz band low phase noise LC tank VCO. The implemented VCO is tuned by integrated PN diode and tuning rage is $5.01{\sim}5.30$ GHz under $0{\sim}3 V$ control voltage. For good phase noise performance, LC filtering technique, common in Si CMOS process, is used, and to prevent degradation of phase noise performance by collector shot-noise and to reduce power dissipation the HBT is biased at low collector current density bias point. The measured phase noise is -87.8 dBc/Hz at 100 kHz offset frequency and -111.4 dBc/Hz at 1 MHz offset frequency which is good performance. Moreover phase noise is improved by roughly 5 dEc by LC filter. It is the first experimental result in InGaP/GaAs HBT process. The figure of merit of the fabricated VCO with LC filter is -172.1 dBc/Hz. It is the best result among 5 GHz InGaP HBT VCOs. Moreover this work shows lower DC power consumption, higher output power and more fixed output power compared with previous 4, 5 GHz band InGaP HBT VCOs.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권3호
• /
• pp.158-162
• /
• 2015

A low phase noise CMOS voltage controlled oscillator(VCO) for multi-band/multi-standard RF Transceivers is presented. For both wide tunability and low phase noise characteristics, Hybrid inductor which uses both bondwire inductor and planar spiral inductor in the same area, is proposed. This approach reduces inductance variation and presents high quality factor without custom-designed single-turn inductor occupying large area, which improves phase noise and tuning range characteristics without additional area loss. An LC VCO is designed in a 0.13um CMOS technology to demonstrate the hybrid inductor concept. The measured phase noise is -121dBc/Hz at 400KHz offset and -142dBc/Hz at 3MHz offset from a 900MHz carrier frequency after divider. The tuning range of about 28%(3.15 to 4.18GHz) is measured. The VCO consumes 7.5mA from 1.3V supply and meets the requirements for GSM/EDGE and WCDMA standard.

• 한국통신학회논문지
• /
• 제34권3A호
• /
• pp.265-271
• /
• 2009

본 논문은 위성방송 표준인 DVB-S2 (Digital Video Broadcasting - Second Generation)의 복조기 설계에서 중요한 부분 중의 하나인 초기 주파수 추정 회로를 효율적으로 설계하는 방법을 제안한다. DVB-D2에서 초기 주파수 오차는 심볼 전송률의 20%에 해당하며 심볼 전송률이 25Msps일 경우 ${\pm}5MHz$에 달한다. 이와 같이 큰 초기주파수 오차를 추정하기 위해서는 추정 범위가 넓은 알고리즘이 요구된다. 본 논문에서는 데이터 도움 방식의 알고리즘들을 분석하고 성능 비교한 결과 M&M (Mengali & Moreli) 알고리즘이 낮은 SNR에서 우수한 추정 성능을 보여줌을 확인하였다. M&M 알고리즘을 적용한 기존의 주파수 추정 회로는 하드웨어 복잡도가 높기 때문에 자기 상관기와 역 탄젠트기의 수를 줄임으로서 전체 초기 주파수 추정기의 하드웨어 복잡도를 낮추는 방법을 제안한다. 제안된 구조는 기존의 구조에 비해 하드웨어 복잡도가 약 64.5%정도 감소하였으며 Xilinx Virtex II FPGA 검증 보드를 이용하여 제안된 구조를 검증하였다.

• 대한전자공학회논문지SD
• /
• 제38권10호
• /
• pp.754-764
• /
• 2001

고정도 전류-모드 신호 처리를 위한 낮은 전류-입력 임피던스를 갖는 A급 바이폴라 제 2세대 전류 콘베이어(CCII)와 그것의 오프셋 보상된 CCII를 제안하였다. 제안한 CCII는 전류 입력을 위한 정류된 전류-셀, 전압 입력을 위한 이미터 폴로워, 그리고 전류 출력을 위한 전류 미러로 구성된다. 이 구성에서, 전류 입력단자의 임피던스를 줄이기 위해 두 입력 단은 전류 미러에 의해 결합되었다. 실험 결과, CCII의 전류 입력단자의 임피던스는 8.4 Ω 이하였고, 전류 입력 단자의 오프셋 전압은 40 mV로 나타났다. 이 오프셋을 줄이기 위하여 오프셋 보상된 CCII는 제안한 CCII의 회로 구성에 다이오드-결선된 npn과 pnp 트랜지스터를 첨가시켰다. 실험 결과, 오프셋 보상된 CCII의 전류 입력 단자의 임피던스는 2.1Ω이하였고, 전압 오프셋은 0.05mV로 나타났다. 제안한 두 CCII을 전압 폴로워로 사용할 때 3-dB 차단 주파수는 30 MHz이었다. 전력 소비는 6 mW이다.