• 한국통신학회논문지
• /
• 제30권2A호
• /
• pp.122-128
• /
• 2005

본 논문에서는 고조파 억압 특성 개선을 위한 저잡음 병렬 궤환형 발진기 (Parallel feedback oscillator)와 주파수 체배기 (frequency doubler)를 설계 및 제작하였다. 주파수 체배를 위한 발진기의 기본 주파수를 유전체 공진기 (DR: Dielectric Resonator) 여파기와 능동소자 사이에서 얻음으로써 불요 고조파를 현저히 억압하였다. 발진기의 기본 주파수 신호는 고조파 신호를 억압하기 위한 부가적인 대역 통과 여파기가 필요치 않으며 곧바로 주파수 체배기의 입력단으로 인가되어 주파수 체배기의 입력 정합 회로가 간단하다. 측정된 발진기의 고조파 억압 특성은 -47.7 dBc이고 주파수 체배기를 이용하였을 때 24.0 GHz 에서의 기본 주파수 억압 특성은 -37.5 dBc이다. 위상 잡음 특성은 중심 주파수에서 10 KHz와 100 KHz 떨어진 곳에서 각각 -80.3 dBc/Hz와 -93.5 dBc/Hz이다.

• 한국전자파학회논문지
• /
• 제23권6호
• /
• pp.691-699
• /
• 2012

본 논문에서는 유전체 공진기와 마이크로스트립 라인 간의 결합 구조를 개선시켜 저위상 잡음을 갖는 전압제어 유전체 공진기 발진기(Vt-DRO: Voltage-tuned Dielectric Resonator Oscillator)를 설계, 제작하였다. 설계된 발진기는 유전체 공진기, 위상천이기, 증폭기로 구성된다. 발진기의 위상 잡음은 공진기의 군지연과 밀접하게 관계되며, 이러한 관계를 수식적으로 도출하고, 이를 예측하는 방법을 제안하였다. 유전체 공진기와 마이크로스트립 라인간의 결합 구조를 조정하여 약 53 nsec의 높은 군지연을 갖도록 설계하였다. 각 부의 측정은 측정의 편의성을 위해 웨이퍼 프로브를 이용하였으며, 이를 위하여 각 부의 입출력 포트를 CPW(Coplanar Waveguide)로 설계하였다. 각 부를 연결하여 측정한 S-파라미터는 개루프 발진 조건을 만족하였다. 설계된 개루프의 입출력을 연결하고 폐루프로 구성하여 전압 제어 유전체 공진기 발진기를 구현하였다. 측정 결과, 5.3 GHz의 발진 주파수에서 위상 잡음은 수식으로부터 도출한 값과 근사한, 100 kHz offset 주파수에서 -132.7 dBc/Hz를 얻었다. 이때 출력 전력은 약 4.5 dBm, 전기적 주파수 조정 범위는 0~10 V의 조정 전압에서 약 5 MHz를 보였다. PFTN-FOM(Power Frequency Tuning Normalized Figure of Merit)은 약 -31 dB를 보였다.

• 전자공학회논문지
• /
• 제50권8호
• /
• pp.110-118
• /
• 2013

본 논문은 비행중인 유도탄을 원격으로 통제하기 위한 대역확산 방식의 무선통신 상향링크 개발에 대하여 기술하였다. 낮은 피탐성과 높은 항재밍 능력을 갖으며 비행체의 초고속 이동 및 페이딩에 의한 위상 또는 주파수 옵셋으로 인한 성능열화를 최소화하기 위해 대역확산 부분 DBPSK 변조방식을 사용하였으며 통신지연시간을 줄이기 위해 고속 디지털신호처리 알고리즘을 설계하였다. 또한 통신채널 장애의 주요 원인이 되는 멀티패스 간섭을 최소화하기 위해 복수의 수신안테나를 사용하여 선택적 다이버시티를 구현하였으며 추가적으로 터보코드를 에러정정부호로 사용하여 양질의 데이터를 수신할 수 있도록 개발하였고 비행시험을 통하여 성능을 확인하였다.

• 한국전자파학회논문지
• /
• 제10권2호
• /
• pp.187-195
• /
• 1999

스펙트럼 분석기의 2차 l$\infty$al oscillator(L이 신호인 3.2 GHz에서 동작하는 직렬 례환형 유전체 공진 발진기 를 설계 및 제작하였다. 트랜지스터의 소신호 산란계수를 이용하여 발진기를 설계하였으며, 유전체 공진기와 마이크로스트립 선로 사이의 결합계수로 인한 유전체 공진기의 반사계수를 조정하여 우수한 저잡음 특성을 얻었다. 제작된 유전체 공진 발진기의 측정 결과 출력전력은 10.50 dBm. 위상잡음은 10 kHz의 오프셋에서 -116 dBc/Hz. 고조파특성은 19.33 dBc를 얻었다.

• 대한전자공학회논문지SD
• /
• 제47권8호
• /
• pp.64-72
• /
• 2010

본 논문은 UWB주파수 합성기용 광대역 전압 제어 발진기로 시그마-델타 모듈레이션을 이용하여 미세한 성긴 튜닝을 구현하였다. 제안된 성긴 튜닝 방법은 위상 잡음 성능의 저하 없이 작은 유효 주파수 해상도를 제공한다. 3단계의 성긴 튜닝구조로 전압제어 발진기는 광대역과 미세 튜닝 단계를 동시에 구현한다. 본 전압 제어기를 포함한 주파수 합성기는 0.13 ${\mu}m$ CMOS공정으로 구현되었고, 5.8-6.8 GHz의 대역에 3.9 kHz의 유효 주파수 해상도를 갖는다. 측정된 위상 잡음은 1 MHz 오프셋에서 -108 dBc/Hz이고, 5.9 mW 전력 소모로 16.8 %의 튜닝 범위를 갖으며, 튜닝 범위를 갖는 Figure-of-merit(FoM)은 -181.58 dBc/Hz이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권3호
• /
• pp.404-416
• /
• 2015

Small-area, low-power coarse and fine frequency detectors (FDs) are proposed for an adaptive bandwidth referenceless CDR with a wide range of input data rate. The coarse FD implemented with two flip-flops eliminates harmonic locking as long as the initial frequency of the CDR is lower than the target frequency. The fine FD samples the incoming input data by using half-rate four phase clocks, while the conventional rotational FD samples the full-rate clock signal by the incoming input data. The fine FD uses only a half number of flip-flops compared to the rotational FD by sharing the sampling and retiming circuitry with PLL. The proposed CDR chip in a 65-nm CMOS process satisfies the jitter tolerance specifications of both USB 3.0 and USB 3.1. The proposed CDR works in the range of input data rate; 2 Gb/s ~ 8 Gb/s at 1.2 V, 4 Gb/s ~ 11 Gb/s at 1.5 V. It consumes 26 mW at 5 Gb/s and 1.2 V, and 41 mW at 10 Gb/s and 1.5 V. The measured phase noise was -97.76 dBc/Hz at the 1 MHz frequency offset from the center frequency of 2.5 GHz. The measured rms jitter was 5.0 ps at 5 Gb/s and 4.5 ps at 10 Gb/s.

• 한국전자파학회논문지
• /
• 제23권5호
• /
• pp.613-623
• /
• 2012

본 논문에서는 LTCC(Low Temperature Co-fired Ceramics) 공정을 이용하여 다층 구조의 의사 유전체 공진기를 설계하고, 이를 HMIC(Hybrid Microwave Integrated Circuit) 형태의 증폭기, 위상천이기와 함께 폐루프를 구성하여 초소형 전압 제어 의사 유전체 공진기 발진기(Vt-ADRO: Voltage-tuned Artificial Dielectric Resonator Oscillator)를 제작하였다. 의사 유전체 공진기는 주기적인 도체 패턴과 적층을 통해 기존의 유전체 공진기보다 소형의 크기를 갖는 공진기이다. 의사 유전체 공진기의 형상은 기본 도체 패턴 원판형을 갖고 이것을 적층하는 구조를 선정하였으며, 공진기의 물리적 치수 및 적층 수에 따른 공진 특성을 분석하였다. 소형의 크기로 제작하기 위하여 LTCC 기판의 상부에 의사 유전체 공진기를 내장하고, 하부에 증폭기, 위상천이기를 집적하였다. 제작된 의사 유전체 공진기 발진기는 $13{\times}13{\times}3mm^3$로 초소형이며, SMT(Surface Mount Technology) 형태를 갖는다. 설계된 발진기는 설계 주파수에서 개루프 발진 조건을 만족하였으며, 폐루프 측정 결과, 발진 주파수는 조정 전압 0~5 V에서 2.025~2.108 GHz, 위상 잡음은 100 kHz offset에서 $-109{\pm}4$ dBc/Hz, 출력 전력은 $6.8{\pm}0.2$ dBm을 보이며, PFTN(Power Frequency Tuning Normalized) FOM(Figure Of Merit)은 -30.88 dB를 보인다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권4호
• /
• pp.272-281
• /
• 2013

This paper presents low power frequency shift keying (FSK) transmitter using all digital PLL (ADPLL) for smart utility network (SUN). In order to operate at low-power and to integrate a small die area, the ADPLL is adopted in transmitter. The phase noise of the ADPLL is improved by using a fine resolution time to digital converter (TDC) and digitally controlled oscillator (DCO). The FSK transmitter is implemented in $0.18{\mu}m$ 1-poly 6-metal CMOS technology. The die area of the transmitter including ADPLL is $3.5mm^2$. The power consumption of the ADPLL is 12.43 mW. And, the power consumptions of the transmitter are 35.36 mW and 65.57 mW when the output power levels are -1.6 dBm and +12 dBm, respectively. Both of them are supplied by 1.8 V voltage source. The frequency resolution of the TDC is 2.7 ps. The effective DCO frequency resolution with the differential MOS varactor and sigma-delta modulator is 2.5 Hz. The phase noise of the ADPLL output at 1.8 GHz is -121.17 dBc/Hz with a 1 MHz offset.

• 한국철도학회논문집
• /
• 제20권4호
• /
• pp.448-457
• /
• 2017

본 논문에서는 불연속 변조 기법을 이용한 고속철도 추진제어장치용 단상 PWM 컨버터에 대해 연구하였다. 기존 PWM 컨버터는 대 전력 특성으로 인해 스위칭 손실을 줄이기 위해 주파수 변조지수를 10 이하로 낮게 사용함에 따라 제어의 대역폭이 감소하고, 안정적인 역률 제어를 위해 추가의 보상 기법을 필요로 하는 등의 문제점을 가지고 있다. 이를 해결하기 위해 3상 PWM 인버터에서 사용하는 불연속 변조 기법을 단상 PWM 컨버터에 적용하였다. 제안한 방식은 옵셋 전압 기법을 활용하여 간단히 구현될 수 있으며 동일 스위칭 손실 대비 주파수 변조 지수를 2배 증가시켜 제어 특성을 향상시키고 스위치 간의 동특성도 동일하게 가져갈 수 있다. 100 kW급 PWM 컨버터에 대한 시뮬레이션을 통해 제안한 불연속 변조 기법에 대한 타당성을 검증하였다.

• 한국전자파학회논문지
• /
• 제27권2호
• /
• pp.212-215
• /
• 2016

본 논문에서는 $0.18{\mu}m$ CMOS 공정을 사용하여 5.08 GHz에서 동작하는 링 전압 제어 발진기(Ring Voltage Controlled Oscillator, Ring VCO)를 제작하였다. Ring VCO는 3단 구조로 각 단의 트랜지스터 크기 비율을 다르게 하여 전류 변화에 따른 소모 전력이 달라짐을 확인하였다. Core의 양단 위, 아래에는 Current Mirror로 전류를 제어하도록 구성하였고, 주파수 조절을 위해 제어 전압을 추가하였다. Ring VCO 측정 결과, 주파수 범위는 65.5 %(1.88~5.45 GHz), 출력 전력 -0.30 dBm, 5.08 GHz 중심주파수에서 -87.50 dBc/Hz @1 MHz의 위상잡음을 갖는다. 또한, 2.4 V 전원에서 31.2 mW 소모 전력을 확인하였다.