• 제목/요약/키워드: Low Power Wide Area

검색결과 148건 처리시간 0.03초

Arm Short 보호 기능을 포함한 다기능 IGBT GATE DRIVER (Multi Function IGBT Gate Driver Including Arm Short Protection)

  • 이경복;조국춘;최종묵
    • 한국철도학회:학술대회논문집
    • /
    • 한국철도학회 2000년도 춘계학술대회 논문집
    • /
    • pp.202-209
    • /
    • 2000
  • This paper introduces the main function and protection method of IGBT gate driver that designed by KOROS. Recently, the applications of insulated gate bipolar transistors(IGBTs) have expanded widely, particularly in the area of railway converters. This driver is suitable for railway traction applications, so they are designed for circumstance of railway vehicle such as vibration. The input control power for this driver is supplied from battery charger of railway. it is no necessary an isolated power supply board or auxiliary power supply, with substantial savings in cost and space in railway applications. This gate driver can be used wide range of input voltage. So, performance of the driver has no relation with the battery voltage(70V∼110V). The protection methods of IGBT gate driver have many kind of ways, but this gate driver it designed to apply to converter for railway system, so this gate driver includes protection for arm short current and low control power voltage, etc. And the process of protection method and protection reference value are optimized by means of sufficient test with our own facilities.

  • PDF

A Wide Input Range, 95.4% Power Efficiency DC-DC Buck Converter with a Phase-Locked Loop in 0.18 ㎛ BCD

  • Kim, Hongjin;Park, Young-Jun;Park, Ju-Hyun;Ryu, Ho-Cheol;Pu, Young-Gun;Lee, Minjae;Hwang, Keumcheol;Yang, Younggoo;Lee, Kang-Yoon
    • Journal of Power Electronics
    • /
    • 제16권6호
    • /
    • pp.2024-2034
    • /
    • 2016
  • This paper presents a DC-DC buck converter with a Phase-Locked Loop (PLL) that can compensates for power efficiency degradation over a wide input range. Its switching frequency is kept at 2 MHz and the delay difference between the High side driver and the Low side driver can be minimized with respect to Process, Voltage and Temperature (PVT) variations by adopting the PLL. The operation mode of the proposed DC-DC buck converter is automatically changed to Pulse Width Modulation (PWM) or PWM frequency modes according to the load condition (heavy load or light load) while supporting a maximum load current of up to 1.2 A. The PWM frequency mode is used to extend the CCM region under the light load condition for the PWM operation. As a result, high efficiency can be achieved under the light load condition by the PWM frequency mode and the delay compensation with the PLL. The proposed DC-DC buck converter is fabricated with a $0.18{\mu}m$ BCD process, and the die area is $3.96mm^2$. It is implemented to have over a 90 % efficiency at an output voltage of 5 V when the input range is between 8 V and 20 V. As a result, the variation in the power efficiency is less than 1 % and the maximum efficiency of the proposed DC-DC buck converter with the PLL is 95.4 %.

Design of a Wide-Frequency-Range, Low-Power Transceiver with Automatic Impedance-Matching Calibration for TV-White-Space Application

  • Lee, DongSoo;Lee, Juri;Park, Hyung-Gu;Choi, JinWook;Park, SangHyeon;Kim, InSeong;Pu, YoungGun;Kim, JaeYoung;Hwang, Keum Cheol;Yang, Youngoo;Seo, Munkyo;Lee, Kang-Yoon
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제16권1호
    • /
    • pp.126-142
    • /
    • 2016
  • This paper presents a wide-frequency-range, low-power transceiver with an automatic impedance-matching calibration for TV-white-space (TVWS) application. The wide-range automatic impedance matching calibration (AIMC) is proposed for the Drive Amplifier (DA) and LNA. The optimal $S_{22}$ and $S_{11}$ matching capacitances are selected in the DA and LNA, respectively. Also, the Single Pole Double Throw (SPDT) switch is integrated to share the antenna and matching network between the transmitter and receiver, thereby minimizing the systemic cost. An N-path filter is proposed to reject the large interferers in the TVWS frequency band. The current-driven mixer with a 25% duty LO generator is designed to achieve the high-gain and low-noise figures; also, the frequency synthesizer is designed to generate the wide-range LO signals, and it is used to implement the FSK modulation with a programmable loop bandwidth for multi-rate communication. The TVWS transceiver is implemented in $0.13{\mu}m$, 1-poly, 6-metal CMOS technology. The die area of the transceiver is $4mm{\times}3mm$. The power consumption levels of the transmitter and receiver are 64.35 mW and 39.8 mW, respectively, when the output-power level of the transmitter is +10 dBm at a supply voltage of 3.3 V. The phase noise of the PLL output at Band 2 is -128.3 dBc/Hz with a 1 MHz offset.

An Active Voltage Doubling Rectifier with Unbalanced-Biased Comparators for Piezoelectric Energy Harvesters

  • Liu, Lianxi;Mu, Junchao;Yuan, Wenzhi;Tu, Wei;Zhu, Zhangming;Yang, Yintang
    • Journal of Power Electronics
    • /
    • 제16권3호
    • /
    • pp.1226-1235
    • /
    • 2016
  • For wearable health monitoring systems, a fundamental problem is the limited space for storing energy, which can be translated into a short operational life. In this paper, a highly efficient active voltage doubling rectifier with a wide input range for micro-piezoelectric energy harvesting systems is proposed. To obtain a higher output voltage, the Dickson charge pump topology is chosen in this design. By replacing the passive diodes with unbalanced-biased comparator-controlled active counterparts, the proposed rectifier minimizes the voltage losses along the conduction path and solves the reverse leakage problem caused by conventional comparator-controlled active diodes. To improve the rectifier input voltage sensitivity and decrease the minimum operational input voltage, two low power common-gate comparators are introduced in the proposed design. To keep the comparator from oscillating, a positive feedback loop formed by the capacitor C is added to it. Based on the SMIC 0.18-μm standard CMOS process, the proposed rectifier is simulated and implemented. The area of the whole chip is 0.91×0.97 mm2, while the rectifier core occupies only 13% of this area. The measured results show that the proposed rectifier can operate properly with input amplitudes ranging from 0.2 to 1.0V and with frequencies ranging from 20 to 3000 Hz. The proposed rectifier can achieve a 92.5% power conversion efficiency (PCE) with input amplitudes equal to 0.6 V at 200 Hz. The voltage conversion efficiency (VCE) is around 93% for input amplitudes greater than 0.3 V and load resistances larger than 20kΩ.

LoS 및 NLoS 환경에서의 경로 손실을 고려한 LoRa의 모의실험 및 실측 결과 분석 (Analysis of Computer Simulated and Field Experimental Results of LoRa Considering Path Loss under LoS and NLoS Environment)

  • 이동희;김석찬
    • 한국통신학회논문지
    • /
    • 제42권2호
    • /
    • pp.444-452
    • /
    • 2017
  • 최근 사물인터넷 (IoT; Internet-of-things)의 필요성이 급격하게 대두됨에 따라 Low Power Wide Area (LPWA) 표준에 대한 관심이 커지고 있다. 이 논문에서는 LPWA의 표준 중의 하나인 LoRa 기술에 대한 성능을 실측 데이터에 기반하여 분석한다. 특히, Line-of-sight (LoS) 및 Non-line-of-Sight (NLoS) 환경에서 수신 신호의 Received Signal Strength Indication (RSSI) 값을 측정하여 이론적인 경로손실 모형을 적용한 RSSI 값과 비교한다. 이를 위해 다양한 경로손실 모형 중에서 Log-distance 및 Two-ray 모형 그리고 실측 데이터에 기반한 통계적 모형인 Okumura-Hata 모형을 적용한다. 그 결과, LoS 및 NLoS 환경 모두에서 Okumura-Hata 모형이 RSSI 실측 데이터와 가장 근접한 것으로 분석되었다. 이러한 결과는 LoRa를 이용하여 네트워크를 구성할 때 최적의 노드 배치를 위한 기준을 제공하는데 활용될 수 있을 것이다.

A 6b 1.2 GS/s 47.8 mW 0.17 mm2 65 nm CMOS ADC for High-Rate WPAN Systems

  • Park, Hye-Lim;Kwon, Yi-Gi;Choi, Min-Ho;Kim, Young-Lok;Lee, Seung-Hoon;Jeon, Young-Deuk;Kwon, Jong-Kee
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제11권2호
    • /
    • pp.95-103
    • /
    • 2011
  • This paper proposes a 6b 1.2 GS/s 47.8 mW 0.17 $mm^2$ 65 nm CMOS ADC for high-rate wireless personal area network systems. The proposed ADC employs a source follower-free flash architecture with a wide input range of 1.0 $V_{p-p}$ at a 1.2 V supply voltage to minimize power consumption and high comparator offset effects in a nanometer CMOS technology. The track-and-hold circuits without source followers, the differential difference amplifiers with active loads in pre-amps, and the output averaging layout scheme properly handle a wide-range input signal with low distortion. The interpolation scheme halves the required number of pre-amps while three-stage cascaded latches implement a skew-free GS/s operation. The two-step bubble correction logic removes a maximum of three consecutive bubble code errors. The prototype ADC in a 65 nm CMOS demonstrates a measured DNL and INL within 0.77 LSB and 0.98 LSB, respectively. The ADC shows a maximum SNDR of 33.2 dB and a maximum SFDR of 44.7 dB at 1.2 GS/s. The ADC with an active die area of 0.17 $mm^2$ consumes 47.8 mW at 1.2 V and 1.2 GS/s.

대규모 LPWA기반 네트워크에서 분산된 주차 공간 관리서비스의 설계 및 구현 (Design and Implementation of Distributed Parking Space Management Service in Scalable LPWA-Based Networks)

  • 박신열;정종필;박동범;박병준
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제7권10호
    • /
    • pp.259-268
    • /
    • 2018
  • 도시의 급속한 발전과 인구유입에 따른 차량의 증가로 부족한 도시의 주차 공간에 대한 효율적인 관리가 필요하고 사용자에게 보다 편리함을 제고할 필요가 증대되고 있다. 그러나 기존의 주차장 관리시스템은 공간적 및 시간적으로 제한되어 있거나, 편리함을 제공하지 못하고 있다. 본 논문에서는 광역의 분산된 주차 공간 관리서비스에 LPWA기반의 통신, IoT 클라우드를 구축하여 주차 공간 관리서비스에 대한 효율화 및 편리성을 높이도록 제안한다. 주차 센서는 주차장의 주차 공간 정보를 수집하며 저전력 광역 네트워크를 통해 전송되며, 모든 주차 데이터는 IoT 클라우드에서 처리되고 분석되어, 주차 공간관리 서비스 시스템을 통하여, 도시의 사람들에게 주차 가능 면적을 확인하도록 하여 시간적인 편리함과 주차 공간에 대한 면적 효율화를 제공한다.

실시간 모니터링을 위한 LoRa LPWAN 기반의 센서네트워크 시스템과 그 제어방법 (LoRa LPWAN Sensor Network for Real-Time Monitoring and It's Control Method)

  • 김종훈;박원주;박진오;박상헌
    • 한국전산구조공학회논문집
    • /
    • 제31권6호
    • /
    • pp.359-366
    • /
    • 2018
  • 국내 고도성장기 이후 본격 건설되기 시작한 사회 기반 시설물은 노후화가 빠르게 진행되고 있다. 특히 사고 발생 시 대량 인명 피해로 직결될 수 있는 교량, 터널 등의 대형 구조물들에 대한 안전성 평가가 필요하다. 하지만, 기존의 유선 센서 기반의 SHM을 개선한 무선 스마트 센서네트워크는 짧은 신호도달거리로 인해 경제적이고 효율적인 시스템 구축이 힘들다. 따라서 LoRa LPWAN시스템은 사물인터넷의 확산과 더불어 저전력 장거리통신이 각광을 받고 있으며, 이를 구조건전성 모니터링에 응용함으로써 경제적이면서도 효율적인 SHM 구축이 가능하다. 본 연구에서는 LoRa LPWAN의 구조건전성 모니터링에 적용 가능성을 검토하고 비면허 통신 대역을 사용함으로 인해 발생하는 채널간의 충돌을 해결하면서 대역폭을 효율적으로 활용할 수 있는 채널 기반의 LoRa 네트워크 운영방법을 제안한다.

해양 IoT 서비스를 위한 920 MHz 대역의 PCB 패턴 안테나 (PCB Pattern Antenna of 920 MHz Band for Marine IoT Services)

  • 이성렬
    • 한국항행학회논문지
    • /
    • 제23권5호
    • /
    • pp.430-436
    • /
    • 2019
  • 해상 및 산업 현장의 다양한 IoT 서비스를 위한 시스템에 필수불가결한 장치인 안테나 개발에 있어 초소형, 경량 및 다중 대역 동작이 요구된다. 이러한 요구를 반영할 수 있는 대표적인 안테나의 한 종류가 PCB 패턴 안테나이다. 본 연구에서는 920 MHz 단일 대역 PCB 패턴 안테나의 설계 및 제작에 대하여 살펴보았다. 제안된 920 MHz 단일 대역 안테나의 PCB 패턴을 260 MHz 대역에서도 동작하도록 수정 보완하여 이중 대역 PCB 패턴 안테나를 제작하는 것이 최종 목표이다. 본 연구를 통해 920 MHz의 ISM 대역 중 902 MHz, 915 MHz와 928 MHz에서 우수한 성능을 얻을 수 있었다. 또한 전압 정재파비, 반사 손실, 이득과 효율 등의 주파수별 차이가 5% 미만이었다. 이러한 결과를 -30 dB의 수신 감도를 갖는 LPWA (low power wide area) 네트워크에 적용하면 최소 5-10 km의 통신 링크 구축이 가능할 것으로 예측할 수 있다.

해양 부이용 920 MHz 대역 안테나 (920 MHz Band Antenna for Marine Buoy)

  • 최형동;김성율;이성렬
    • 한국항행학회논문지
    • /
    • 제24권6호
    • /
    • pp.593-600
    • /
    • 2020
  • 해양 IoT 서비스를 위한 장치들은 해양 환경에 강인해야 한다. 특히 바닷물 속에 부유하는 전송 장치는 바닷물의 영향을 덜 받도록 설계되어야 한다. 본 연구에서는 전자 어구 실명제 모니터링 시스템에서 어구 상태를 감시하는 부이에 내장되는 안테나를 설계하고 제작한 결과를 보이고 있다. 안테나의 주파수 대역은 920 MHz이고, 부이의 초소형과 경량화를 위해 PCB 패턴 안테나 구조로 설계 제작되었다. 시뮬레이션 결과 제안한 안테나를 내장한 부이가 바닷물 속에 잠기는 정도가 심할수록 반사 계수 증 RF 특성이 저하되지만 빔의 방사 각도는 안테나 하층부에서 점점 상층부로 옮겨가는 것을 확인하였다. 즉 바닷물의 영향을 많이 받을수록 전파 성능은 저하되지만 방사 특성은 해양 IoT 서비스 환경에 적합하다는 것을 확인하였다. 향후 RF 성능을 개선할 수 있는 안테나 구조를 변경 설계하면 제안한 안테나와 부이는 LPWA (low power wide area) 기반 IoT 네트워크 구현에 기여할 것으로 기대된다.