• 한국지구과학회지
• /
• 제36권7호
• /
• pp.661-673
• /
• 2015

우즈베키스탄 Maidanak 천문대 AZT-22 1.5 m 망원경(f/7.74)과 SITe $2000{\times}800$CCD를 사용하여 3개의 ${\delta}$ Cep 변광성 CEa Cas, CEb Cas 및 CF Cas가 있는 중년 산개성단 NGC 7790의 UBVI 측광 관측을 수행하였다. 관측자료는 IRAF/DAOPHOT를 이용하여 PSF 측광을 수행하였으며, V와 I 필터에서 모두 측광된 별의 수는 총 1008개이며, 측광의 한계등급은 $V{\approx}22$등급이다. 대기소광계수 및 측광영점을 결정하기 위하여 천구적도에 있는 여러 표준별과 청색 및 적색 표준별을 다양한 대기투과량에서 관측하였다. 표준별 측광을 통해 대기소광계수 및 측광영점을 결정하고, 성단의 측광자료는 Johnson-Cousins UBVI 표준계로 변환하였다. NGC 7790의 UBVI 색-등급도와 색-색도에서 이 성단의 B와 V 필터에서의 색초과량 [$E(B-V)=0.58{\pm}0.02$], B와 V 필터에서의 선택적 소광량 [$R_V{{\equiv}}A_V/E(B-V)=3.02{\pm}0.09$] 및 거리지수($V_0-M_V=12.65{\pm}0.10$)를 얻었다. H-R도에서 세페이드 변광성의 위치를 고려하여 나이를 결정하였다. 이 과정에서 Padova 연구집단(Bressan et al., 2012)의 등연령곡선(Z=0.019)과 Geneva 연구집단($Ekstr{\ddot{o}}m$ et al., 2012)의 등연령곡선(Z=0.014)을 모두 사용하였고, 그중에서 자전을 고려한 Geneva 연구집단의 진화모형이 관측자료와 잘 일치하여 NGC 7790의 나이로 log $age=8.05{\pm}0.05$ [yr]를 얻었다. 또 NGC 7790내 세페이드 변광성의 절대등급은 세페이드 변광성의 평균 주기-광도 관계에 비해 분산 범위 내에 있기는 하지만 주어진 주기에서 평균적으로 약 0.5등급 정도 밝음을 확인하였다.

• 대한교통학회지
• /
• 제18권1호
• /
• pp.47-59
• /
• 2000

본 연구에서는 고속도로 교통관리시스템에서 VDS 교통정보 와 대상지역의 TCS로부터 여행시간을 수집하고, 이들 자료를 토대로 신경망 이론을 이용한 여행시간 추정(Estimation)모형을 구축하였다. 또한, 신경망 이론에 칼만필터기법(Kalman Filter Technique)을 연계하여 단위시간 동안의 여행시간을 예측(Prediction)하여, 고속도로 이용자에게 보다 향상된 실시간 여행시간정보를 제공할 수 있는 여행시간 추정 및 예측 알고리즘을 개발하였다. 신경망 모형의 여행시간 추정 방식과 현재 적용되고 있는 여행시간 산출 방식의 비교/분석을 위해 각 각의 여행시간 산출방식에 의한 평가지표별로 시행한 평가의 결과는 신경망 모형이 제시한 대부분의 지표에서 상대적으로 우수하게 나타났다.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.681-689
• /
• 2010

본 논문에서는 분산 소자 형태의 마이너스 군지연 회로를 이용함으로써 피드포워드 증폭기의 효율 개선 및 구현의 용이성을 증대시킬 수 있는 새로운 구조의 피드포워드 증폭기를 제안한다. 피드포워드 증폭기의 지연 소자에 의한 삽입 손실은 심각한 시스템의 효율 저하를 유발한다. 일반적으로 이러한 손실을 줄이기 위하여 고출력 동축 케이블 또는 지연 선로 여파기를 사용하지만, 그러한 소자들의 삽입 손실조차도 무시할 수 없어서 피드포워드 증폭기의 제약 사항으로 작용한다. 제안하는 마이너스 군지연 회로를 이용함으로써 광대역 선형화를 위해 혼변조 왜곡 신호 상쇄 루프에 사용되는 지연 소자를 제거할 수 있다. 중심 주파수가 2.14 GHz인 WCDMA 하향 대역에서 -9 ns의 군지연, 0.2 dB의 삽입 손실, 그리고 30 MHz의 대역폭을 갖도록 제작된 2단 분산 소자 마이너스 군지연 회로를 이용하여 제작된 제안하는 구조의 피드포워드 증폭기는 평균 출력 전력이 44 dBm 일 때 -53.2 dBc의 인접 채널 누설비(Adjacent Channel Leakage Ratio: ACLR)를, 19.4 %의 전력 부가 효율(Power Added Efficiency: PAE)을 갖는 것으로 측정되었다.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.87-95
• /
• 2013

본 논문에서는 2.5 Gb/s의 입력 데이터율을 가지는 버스트 모드(Burst-mode) 클럭 데이터 복원기(CDR: Clock and Data Recovery)를 제안한다. 제안된 버스트 모드 CDR에서는 입력 데이터율과 클럭 복원기의 개폐 전압제어발진기(GVCO: Gated Voltage Controlled Oscillator) 출력 주파수간의 불일치를 제거하기 위하여 디지털 주파수 보정 기법이 적용되었고, 또한 입력 데이터로 인하여 발생하는 지터(Jitter)를 감소시키기 위하여 지터 제거 기법이 적용되었다. 제안된 버스트 모드 CDR은 0.11 ${\mu}m$ CMOS 공정을 사용하여 설계되었고 루프필터를 제외한 회로 설계 면적은 0.125 $mm^2$이며 전력 소모량은 94.5 mW이다. 포스트 레이아웃 시뮬레이션 결과, 제안된 회로를 통하여 복원된 데이터는 0.1 UI의 입력 지터 인가 시 14 ps의 peak-to-peak 지터를 가지며 최대 허용 CID(Consecutive Identical Digit)는 입력 데이터 지터가 없을 경우 2976 bits를 가진다.

• 대한전자공학회논문지TC
• /
• 제42권3호
• /
• pp.25-32
• /
• 2005

본 논문에서는 부성저항 특성을 갖는 발진기 이론을 적용하여 직렬 궤환형 유전체 공진 발진기를 구성하고 바랙터 다이오드를 삽입하여 전압 제어 유전체 공진 발진기를 제작한 후, 샘플링 위상비교기와 루프 필터를 결합한 PLL방식을 도입하여 고안정 주파수 발생기인 위상고정 유전체 공진형 발진기를 설계 및 제작하였다. 설계 제작한 PLDRO는 주파수 12.05 GHz에서 13.54 dBm의 출력 전력을 얻었으며, 이때의 주파수 가변 동조 범위는 중심 주파수에서 약 ${\pm}7.5\;MHz$ 이며, 전력 평탄도는 0.2 dBm으로서 매우 우수한 선형 특성 결과를 얻었다. 또한 데이터 전송시 오율특성에 상당한 영향을 미치는 위상 잡음은 carrier로부터 100 KHz 떨어진 offset 지점에서 14.5 dBc/Hz을 얻었다. 고조파 특성은 2 차 고조파에서 -41.49 dBc 이하의 특성을 나타내었다. 이러한 특성은 위상고정을 하기 전의 전압 제어 발진기보다 더욱 향상된 특성을 보였으며, 종전의 PLDRO보다 위상 잡음과 전력 평탄도면에서 개선시킬 수가 있었다.

• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.19-24
• /
• 2007

최근 대용량 데이터 전송이 이루어지면서 하드웨어의 복잡성과 전력, 가격 등의 이유로 인하여 입력데이터와 클럭을 함께 수신 단으로 전송하는 병렬버스 기법보다는 시리얼 링크 기법이 메모리 인터페이스에 많이 사용되고 있다. 시리얼 링크 기법은 병렬버스 기법과는 달리 클럭을 제외한 데이터 정보만을 수신단으로 보내는 방식이다. 클럭 및 데이터 복원 회로(clock and data recovery 혹은 CDR)는 시리얼 링크의 핵심 블록으로, 본 논문에서는 그래픽 DRAM 인터페이스용의 5.4Gb/s half-rate bang-bang 클럭 및 데이터 복원회로를 설계하였다. 이 회로는 half-rate bang-bang 위상검출기, current-mirror 전하펌프, 이차 루프필터, 및 4단의 차동 링타입 VCO로 구성되었다. 위상 검출기의 내부에서 반 주기로 DeMUX된 데이터를 복원할 수 있게 하였고, 전체 회로의 용이한 검증을 위해 MUX를 연결하여, 수신된 데이터가 제대로 복원이 되는지를 확인하였다. 설계한 회로는 66㎚ CMOS 공정파라미터를 기반으로 설계 및 layout하였고, post-layout 시뮬레이션을 위해 5.4Gb/s의 $2^{13}-1$ PRBS 입력데이터를 사용하였다. 실제 PCB 환경의 유사 기생성분을 포함하여 시뮬레이션 한 결과, 10psRMS 클럭 지터 및 $40ps_{p-p}$ 복원된 데이터 지터 특성을 가지고, 1.8V 단일 전원전압으로부터 약 80mW 전력소모를 보인다.

• 한국항공우주학회지
• /
• 제43권10호
• /
• pp.902-909
• /
• 2015

본 논문에서는 인공위성 근접운용을 위한 단일 영상 기반 상대항법에 대한 연구를 수행하였다. 추적 위성은 하나의 카메라 센서만을 이용하여 표적 위성을 관측하고 영상추적을 통해 표적 위성의 위치 정보를 얻게 된다. 그러나 단일 영상만을 이용할 경우, 표적과의 상대 거리에 해당하는 깊이 정보를 얻기 힘들다. 이러한 문제를 해결하기 위해 능동 윤곽 기법을 영상 추적에 적용하였다. 능동 윤곽 기법을 통해 표적의 이미지 크기를 얻을 수 있고 이러한 형상 정보를 바탕으로 상대 거리를 간접적으로 계산할 수 있다. 두 인공 위성이 상대 운동을 하는 우주환경을 구현하고 가상의 카메라 영상을 생성하기 위해 3차원 가상현실이 이용되었다. 추적 위성은 UKF를 이용하여 표적 위성에 대한 상대위치를 추정하면서 글라이드슬로프 접근 기법을 이용하여 표적 위성에 근접한다. 상대항법의 성능을 분석하기 위해서 폐 루프 시뮬레이션을 수행하였다.

• 전자공학회논문지
• /
• 제50권11호
• /
• pp.70-77
• /
• 2013

본 논문에서는 새로운 기법의 PWM 발생기를 이용한 저면적, 고효율 SMPS를 제안한다. 제안된 회로에서 PWM의 duty ratio는 pseudo relaxation-oscillation technique를 이용한 PWM 발생기의 내부 커패시터 전압 기울기를 제어하는 방식으로 결정된다. 기존의 SMPS들에 비해, 제안된 제어 방식은 loop bandwidth 보상을 위해 기존의 아날로그 제어방식의 SMPS에서 요구되는 필터회로나 디지털 제어방식의 SMPS에서 요구되는 디지털 compensator가 필요 없기 때문에 단순한 구조로 구성된다. 또한, 제안된 회로는 PWM 발생기의 내부 캐패시터 용량 변화를 통해 1MHz~10MHz까지 스위칭 주파수를 사용자가 선택할 수 있다. 시뮬레이션 수행결과 제안된 SMPS는 10MHz 스위칭 주파수를 선택했을 때 내부회로에서 소모되는 전류는 최대 2.7mA, 파워 Trail을 제외한 전체 시스템의 전류 소모는 15mA였다. 또한, 제안된 SMPS는 시뮬레이션으로 3.3V출력에서 9mV의 최대 리플 전압이 발생하였다. 본 논문에서는 동부하이텍 BCD $0.35{\mu}m$ 공정 파라미터를 이용한 시뮬레이션 및 칩 테스트를 통해 제안된 회로를 검증하였다.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2006년도 추계학술대회 논문집
• /
• pp.802-810
• /
• 2006

정밀한 열차제어를 위해서는 열차위치의 정확한 검지가 반드시 필요하다. 현재 일반적으로 널리 사용되고 있는 열차검지방법은 궤도회로를 이용하는 방법이다. 궤도회로는 구성이 단순하며, 신뢰성이 확보되는 장점이 있다. 하지만 열차는 궤도회로 위에서만 검지가 가능하므로 모든 지상구간에 궤도회로를 설치해야하며 설치 및 유지보수에 많은 비용이 소모된다. 또한 궤도회로는 폐전로 구성의 특성 때문에 불연속적인 위치검지만이 가능하다. 최근 통신기술의 발달과 차상제어장치의 첨단화에 따라 열차의 위치검지는 열차에서 직접 검지하는 방법들이 연구되고 있다. 차상중심의 위치검지방식은 열차의 위치, 속도, 시각정보를 연속적으로 측정하여 열차의 제어정보로 사용하는 방식이다. 이러한 차상중심의 위치검지방식은 무선기반 열차제어 및 자기부상열차제어와 같이 궤도회로의 사용을 최소화 하는 최근 열차제어시스템의 개발동향이다. 본 논문에서는 GPS항법 및 DR항법의 특징을 분석하고 GPS항법과 DR항법의 단점을 보완하는 구조를 가지는 GPS/DR기반의 차상열차위치검지방식을 제안하였다. 항법오차의 추정자로서 3차윈 위치 오차, 자세각 오차, 타코메타 환산계수 오차를 상태변수로 하는 5차 칼만필터를 사용하여 최적의 위치오차 및 DR항법용 센서의 오차 추정이 가능하도록 필터를 설계하였으며 모의시험을 통해 GPS/DR기반의 차상열차위치검지장치의 위치추정성능을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.271-274
• /
• 2014

본 논문에서는 UHD급 영상의 실시간 처리를 위한 고성능 HEVC(High Efficiency Video Coding) SAO(Sample Adaptive Offset) 부호화기의 효율적인 하드웨어 구조를 제안한다. SAO는 HEVC에서 새롭게 채택된 루프 내 필터 기술 중 하나이다. 본 논문에서 제안하는 SAO 부호화기 하드웨어 구조는 메모리 접근 최소화 및 화소들의 처리를 간소화하기 위해 three-layered buffer를 사용한다. 또한 연산시간 및 연산량을 줄이기 위해서 4개의 화소들을 병렬적으로 에지 오프셋과 밴드 오프셋으로 분류하며, 화소들의 분류와 SAO 파라메터 적용을 2단계 파이프라인 구조로 구현하고, 하드웨어 면적을 줄이기 위해서 덧셈과 뺄셈, 쉬프트 연산, 그리고 재귀 비교기만을 사용한다. 본 논문에서 제안하는 SAO 부호화기 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC $0.18{\mu}m$ CMOS 표준 셀 라이브러리를 사용하여 합성한 결과 약 180k개의 게이트로 구현되었다. 또한, 110MHz의 동작주파수에서 4K UHD급 해상도인 $4096{\times}2160@30fps$의 실시간 처리가 가능하다.