• 제목/요약/키워드: Lock-Step

검색결과 39건 처리시간 0.026초

소프트 에러 발생 시 자동 복구하는 이중 코어 지연 락스텝 프로세서의 설계 (Design of a Delayed Dual-Core Lock-Step Processor with Automatic Recovery in Soft Errors)

  • 김주호;양성현;이성수
    • 전기전자학회논문지
    • /
    • 제27권4호
    • /
    • pp.683-686
    • /
    • 2023
  • 본 논문에서는 차량 전자 시스템에서 소프트 에러와 공통 고장에 대응하기 위해 두 개의 코어를 지연 동작시킨 후 그 결과를 비교하는 D-DCLS(Delayed Dual Core Lock-Step) 프로세서를 설계하였다. D-DCLS는 어느 코어에서 에러가 발생했는지 알 수 없기 때문에 각 코어를 에러가 발생하기 이전 시점으로 되돌려야 하는데 파이프라인 스테이지 상의 모든 중간 계산값을 되돌리기 위해서는 복잡한 하드웨어 수정이 필요하다. 본 논문에서는 이를 쉽게 구현하기 위해 분기 명령어가 실행될 때마다 모든 레지스터 값을 버퍼에 저장해 두었다가 에러가 발생하면 저장된 레지스터 값을 복구한 후 'BX LR' 명령어를 수행하여 해당 분기 시점으로 자동 복구하도록 하였다. 제안하는 D-DCLS 프로세서를 Verilog HDL로 설계하여 에러가 감지되었을 때 자동으로 복구한 후 정상 동작하는 것을 확인하였다.

메모리 롤백 기능을 가진 차량 어플리케이션용 삼중 코어 지연 락스텝 프로세서 설계 (Design of Delayed Triple-Core Lock-Step Processor with Memory Rollback for Automotive Applications)

  • 양성현;최지웅;이성수
    • 전기전자학회논문지
    • /
    • 제26권4호
    • /
    • pp.628-632
    • /
    • 2022
  • 본 논문에서는 차량 어플리케이션에 적합한 삼중 코어 지연 락스텝 프로세서를 제안하였다. 이 프로세서는 독립적으로 동작하는 세 개의 코어에서 독립적으로 동일한 작업을 수행한 후 그 결과값을 표결하여 최종 값을 결정하기 때문에 하나의 코어에서 오류가 발생해도 전체적으로는 안전하게 동작할 수 있다. 또한 방사선이나 전자파로 인해 여러 코어에 동시에 오류가 발생하는 것을 방지하기 위해 세 개의 코어를 서로 지연시켜 동작하도록 하였다. 메모리와 연결된 메인 코어에서 오류가 발생하는 경우 메모리에 오류인 값을 저장해놨을 수 있기 때문에 이를 정상값으로 되돌리는 메모리 롤백을 수행하도록 하였다. 시뮬레이션 결과 프로세서에서 다양한 에러가 발생해도 이를 성공적으로 보정하는 것을 확인하였다.

A New Phase-Locked Loop System with the Controllable Output Phase and Lock-up Time

  • Vibunjarone, Vichupong;Prempraneerach, Yothin
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2003년도 ICCAS
    • /
    • pp.1836-1840
    • /
    • 2003
  • This paper, we propose a new phase-locked loop (PLL) system with the controllable output phase, independent from the output frequency, and lock-up time. This PLL system has a dual control loop is described, the inner loop greatly improved VCO characteristic such as faster speed response as well as higher operation bandwidth, to minimize the effect of the VCO noise and the power supply variation and also get better linearity of VCO output. The main loop is the heart of this PLL which greatly improved the output frequency instability due to the external high frequency noise coupling to the input reference frequency also the main loop can control the output phase, independent from the output frequency, and reduce the lock-up time of the step frequency response. The experimental results confirm the validity of the proposed strategy.

  • PDF

Lock-in and drag amplification effects in slender line-like structures through CFD

  • Belver, Ali Vasallo;Iban, Antolin Lorenzana;Rossi, Riccardo
    • Wind and Structures
    • /
    • 제15권3호
    • /
    • pp.189-208
    • /
    • 2012
  • Lock-in and drag amplification phenomena are studied for a flexible cantilever using a simplified fluid-structure interaction approach. Instead of solving the 3D domain, a simplified setup is devised, in which 2D flow problems are solved on a number of planes parallel to the wind direction and transversal to the structure. On such planes, the incompressible Navier-Stokes equations are solved to estimate the fluid action at different positions of the line-like structure. The fluid flow on each plane is coupled with the structural deformation at the corresponding position, affecting the dynamic behaviour of the system. An Arbitrary Lagrangian-Eulerian (ALE) approach is used to take in account the deformation of the domain, and a fractional-step scheme is used to solve the fluid field. The stabilization of incompressibility and convection is achieved through orthogonal quasi-static subscales, an approach that is believed to provide a first step towards turbulence modelling. In order to model the structural problem, a special one-dimensional element for thin walled cross-section beam is implemented. The standard second-order Bossak method is used for the time integration of the structural problem.

Lock-in 영역에서 원형실린더의 와류유기진동 전산해석 (Numerical Analysis of Vortex Induced Vibration of Circular Cylinder in Lock-in Regime)

  • 이승수;황규관;손현아;정동호
    • 한국전산구조공학회논문집
    • /
    • 제29권1호
    • /
    • pp.9-18
    • /
    • 2016
  • 고층빌딩이나 해양 라이저와 같은 세장 구조물은 구조시스템의 동적 불안정의 주요 원인인 와류유기진동(vortex-induced vibration, VIV)에 의한 동하중에 매우 취약하다. 와류유기진동이 라이저의 고유진동수 영역에서 발생하는 경우 Lock-in현상으로 피로파괴의 우려가 있다. 본 논문에서는 Lock-in 영역에서 구조물과 유동의 동적거동에 대한 수치해석을 다루었으며, 유동조건 변화에도 불구하고 공진 주파수가 유지되는 현상에 대해 분석하였으며, 유입유동에 대해 수직방향으로 자유진동하는 1자유도의 2차원 원형실린더 단면에 대한 비정상 층류를 가정하였다. 각 시간 단계에서 물체의 움직임을 고려하여 유동장 격자를 재생성하며 비정상 유동과 물체의 운동에 대한 지배방정식을 순차적으로 수치해석하여 유체-구조 연성해석을 수행하였다. 결과는 선행연구와 잘 일치함을 보여주었고, Lock-in 현상에 대한 특성을 잘 나타내었다. Lock-in 영역에서는 양력뿐만 아니라 항력도 크게 증가함을 보여주었으며, 실린더의 수직변위는 직경의 20%까지 이름을 나타내었다. 양력과 수직변위의 상관분석을 통해 실린더가 Lock-in 영역에서 양력과 수직변위의 위상차가 동기로부터 반동기로 천이함을 확인하였으며, 이러한 변화가 Lock-in 영역에서 나타나는 공진거동의 원인이 되는 것으로 판된되었다.

DDR SDRAM을 위한 저전압 1.8V 광대역 50∼500MHz Delay Locked Loop의 설계 (Design of Low Voltage 1.8V, Wide Range 50∼500MHz Delay Locked Loop for DDR SDRAM)

  • 구인재;정강민
    • 정보처리학회논문지A
    • /
    • 제10A권3호
    • /
    • pp.247-254
    • /
    • 2003
  • 본 연구에서 고속 데이터 전송을 위해 Double Data Rate(DDR) 방식을 사용하는 SDRAM에 내장할 수 있는 저전압 광대역 Delay Locked Loop(DLL) 회로를 설계하였다. 고해상도와 빠른 Lock-on 시간을 위하여 새로운 유형의 위상검출기론 설계하였고 카운터 및 Indicator 등 내장회로의 빠른 동작을 위해 Dual-Data Dual-Clock 플립플롭(DCDD FF)에 기반을 둔 설계를 수행하였으며 이 FF을 사용하므로서 소자수를 70% 정도 감소시킬 수 있었다. Delay Line 중에서 Coarse 부분은 0.2ns 이하까지 검출 가능하며 위상오차를 더욱 감소시키고 빠른 Lock-on 기간을 얻기 위해 Fine 부분에 3-step Vernier Line을 설계하였다. 이 방식을 사용한 본 DLL의 위상오차는 매우 적고 25ps 정도이다. 본 DLL의 Locking 범위는 50∼500MHz로 넓으며 5 클럭 이내의 빠른 Locking을 얻을 수 있다. 0.25um CMOS 공정에서 1.8V 공급전압 사용시 소비전류는 500MHZ 주파수에서 32mA이다. 본 DLL은 고주파 통신 시스템의 동기화와 같은 다른 응용면에도 이용할 수 있다.

EAP 성능 향상을 위한 흐름 제어 및 오류 복구 방식의 제안과 시뮬레이션 (Proposal and Simulation of Flow Control and Error Recovery in EAP for Performance Improvement)

  • 차은철;한찬규;최형기
    • 정보처리학회논문지C
    • /
    • 제16C권3호
    • /
    • pp.299-306
    • /
    • 2009
  • 인터넷의 사용이 증가하면서 다양한 네트워크 접근 기술이 개발 되었다. Extensible Authentication Protocol (EAP)은 네트워크 접근 시 요구되는 인증 과정을 지원하는 프로토콜이다. EAP는 다양한 인증 기법을 지원할 수 있는 확장성과 유연성 때문에 대부분의 네트워크 환경에서 사용되고 있다. 그러나 EAP의 가장 핵심적인 특성인 "lock-step" 흐름 제어는 에러 복구, 재전송 메커니즘에 영향을 주어 EAP는 물론 전체 인증과정의 성능을 크게 저하 시킨다. 본 논문은 EAP의 성능 저하 효과를 분석하고 새로운 흐름 제어 방식을 제안한다. NS-2를 사용한 시뮬레이션 결과에 따르면 제안한 흐름 제어 방식을 적용한 EAP는 최대 53% 성능 향상을 기대할 수 있다.

동적격자변형기법을 이용한 2차원 실린더의 와류유발진동에 대한 수치해석 (Numerical analysis of the vortex induced vibration of the 2-D cylinder using dynamic deforming mesh)

  • 이남훈;백지영;이승수
    • 한국항공우주학회지
    • /
    • 제41권1호
    • /
    • pp.1-9
    • /
    • 2013
  • 이 논문에서는 2 차원 실린더의 와류유발진동에 따른 Lock-in 현상에 대해 수치해석을 수행하였다. 실린더의 운동을 모사하기 위해 변형격자와 고정격자를 이용하였다. 스프링 상사기법을 이용하여 격자를 변형하였다. 격자수 및 시간 간격 등을 조절해 얻은 수렴된 수치해가 비교 및 검증에 사용되었다. 또한, 유체-구조 결합 방법들의 효율성과 정확도를 비교 검토하였다.

상태공간 모델과 임펄스 시험에 의한 발전소 배관지지용 유압완충기의 동특성 해석 (On the Analysis of Dynamic Characteristics of Pipe Supporting Hydraulic Snubber in Electric Power Plant with State-space Model and Impulse Testing)

  • 이재천;임문혁;황태영
    • 한국정밀공학회지
    • /
    • 제19권10호
    • /
    • pp.130-138
    • /
    • 2002
  • This paper presents the modeling and analysis of dynamic characteristics of hydraulic snubber in electric power plant. The nonlinear state-space model of 14th order to describe the dynamics of the snubber was established by Simulink. The simulation results show that the hydraulic snubber reacts as like the conventional shock absorbers against the high pulse shock load. The snubber also shows the peculiar characteristics to the small step load, which temporarily lock the control valves up, however maintain same steady-state pressures of all internal chambers in the long run. Two case studies for the analysis of the snubber were addressed. Practical pulse testing method was also proposed to identify the frequency response characteristics of the snubber.