• 한국통신학회논문지
• /
• 제34권5A호
• /
• pp.341-346
• /
• 2009

OFDM (Orthogonal Frequency Division Multiplexing) 방식을 기반으로 하는 M-WiMAX (Mobile-Worldwide Interoperability for Microwave Access) 시스템은 이동성이 있는 고속 데이터 전송에 적합한 전송 방법으로 널리 알려져 있지만, 수신단에서의 LO (Local Oscillator)에 의해 발생하는 IQ 불균형에 매우 민감한 특성을 보이는 단점이 있다. 따라서, 본 논문에서는 IQ 불균형이 시스템에 미치는 영향을 분석하고, 이를 보상하는데 있어 이득 불균형의 추정 및 보상이 AGC (Automatic Gain Control) 기능과 중첩함으로 단말 모뎀에서 DFE (Digital Front-end) 의 소형화 및 고집적화를 위한 두 기능의 결합 기법을 제시한다. 모의 실험을 통해 기존 방법과의 성능 차이가 없음을 보여 제안한 기법에 의한 H/W 구현의 복잡도를 감소시킬 수 있다.

• 한국항행학회논문지
• /
• 제2권1호
• /
• pp.22-33
• /
• 1998

마그네트론을 이용하는 레이다에서 송신 주파수의 변화를 감지하여 안정된 중간주파수를 발생하기 위해서는 STALO(Stable Local Oscillator)로서 AFC(Automatic Frequency Control)에 의해 출력주파수를 조정할 수 있는 주파수 합성기(Frequency Synthesizer)가 이용된다. 본 논문에서는 8.4GHz~9.7GHz의 X-밴드 주파수 합성기를 단일 루우프 구조의 간접 주파수 합성방식으로 설계하고 제작하였다. 고속 디지털 PLL 칩에 의하여 위상비교를 하고, 저 위상잡음을 구현하기 위한 여파기를 설계하였다. 기준신호와 VCO, 주파수 분주기, 여파기 등의 특성에 따른 단일 루우프 주파수 합성기의 위상잡음 성능을 해석하고, 위상잡음이 최소가 되도록 설계하여 측정치와 비교하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.411-415
• /
• 2003

본 논문에서는 고주파 특성이 우수한 NEC사의 ne71300-N MESFET를 이용하여 24GHz 대역 국부 발진기용 주파수 체배기를 설계 및 제작하였다. 멀티하모닉 로드 풀 시뮬레이션을 통하여 최적의 고조파 소스ㆍ부하 임피던스를 선택하였다. 리플렉터를 이용하여 변환 이득을 개선할 수 있었고, 대역 저지필터를 이용하여 기본파와 3차 고조파 성분을 억제하였다. 측정한 결과 0dBm의 입력신호에ㆍ대해 출력주파수인 24GHz에서의 출력 전력은 -3.776dBm이고, 변환 이득은 0.736dB, 41.064dBc의 고조파 억압 특성을 얻었다.

• 한국군사과학기술학회지
• /
• 제25권2호
• /
• pp.144-150
• /
• 2022

The on-board processor of satellite synthetic aperture radar(SAR) generates transmission signal by digital signal processing, converts it into an analog signal. At this time, the transmission signal generated from the baseband requires the frequency modulation to convert it to the high-frequency band in order to improve the stability. General frequency modulation method using local oscillator(LO) causes IQ imbalance due to phase error/magnitude error and these error reduce performance of SAR. To generate transmission signal without phase/magnitude error, this paper suggests design method of the frequency modulation method using digital to analog converter(DAC) at on-board SAR. For design, this paper analyzes the characteristic of DAC mode and uses pre-compensation filter. To analyze the proposed method performance, performance index are compared with IQ imbalance signals. This method is suitable for on-board SAR using fast sampling DAC and has the advantage of being able to solve IQ imbalances.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 하계학술대회 논문집
• /
• pp.135-138
• /
• 2002

VCO(Voltage Controlled Oscillator) is one of the main components governing the size, performance and power consumption of telecommunication devices. As the devices become much smaller, VCO need to have much smaller size with better characteristics. Buried type passive components of L,C,R were developed previously and the structure of these components are good for minimizing the size of VCO. Our own library of passive components is used in simulation and fabrication of VCO circuit, and surface mounted components like varactor diode are analysed using the measurement circuit designed by ourselves. Two-Dimensional simulation of VCO circuit and local three-Dimensional structure simulation are performed and their relation is obtained. In structure of multi-layered VCO, some components governing the characteristics of VCO are selected and placed on the top of oscillator for the good tuning process. In resonator part, the stripline structure and low loss glass/ceramic material are used to get higher Q value. In our research, a VCO oscillates in the 2.3∼2.36 GHz band is developed.

• 한국전자파학회논문지
• /
• 제10권2호
• /
• pp.187-195
• /
• 1999

스펙트럼 분석기의 2차 l$\infty$al oscillator(L이 신호인 3.2 GHz에서 동작하는 직렬 례환형 유전체 공진 발진기 를 설계 및 제작하였다. 트랜지스터의 소신호 산란계수를 이용하여 발진기를 설계하였으며, 유전체 공진기와 마이크로스트립 선로 사이의 결합계수로 인한 유전체 공진기의 반사계수를 조정하여 우수한 저잡음 특성을 얻었다. 제작된 유전체 공진 발진기의 측정 결과 출력전력은 10.50 dBm. 위상잡음은 10 kHz의 오프셋에서 -116 dBc/Hz. 고조파특성은 19.33 dBc를 얻었다.

• 한국전자파학회논문지
• /
• 제13권1호
• /
• pp.74-79
• /
• 2002

본 논문에서는 Ka-band 위성 중계기용 국부 발진기에 사용하게 될 전압제어 발진기의 EM(Engineering Model)을 비선형 방법으로 설계하였다. 전압제어 발진기의 위상잡음을 개선하기 위하여 공진기로 사용되는 유전체 공진기와 결합하는 마이크로스트립 라인을 high impedance inverter로 구현함으로써 공진회로의 quality factor를 우수하게 유지하여 능동소자에 전달되도록 하였다. 개발된 전압제어 발진기는 0~12 V의 제어전압으로 9.7965~9.8032 GHz의 튜닝범위를 가지며 공급전력은 8V, 17mA를 필요로 한다. 제작된 전압제어 발진기의 위상잡음은 -96.51 dBc/Hz ⓐ10 KHz와 -116.5 dBc/Hz ⓐ100 KHz의 특성을 나타내며 출력전력은 7.33 dBm을 얻었다.

• 한국군사과학기술학회지
• /
• 제19권3호
• /
• pp.379-386
• /
• 2016

In this paper, phase noise analysis result for 2.4 GHz PLL(phase locked loop) using SPD(sample phase detector) is proposed. It can be used for high performance frequency synthesizer's LO(local oscillator) to extend output frequency range or for LO of offset PLL to reduce a division rate or for clock signal of DDS(direct digital synthesizer). Before manufacturing, theoretical estimation of PLL's phase noise performance should be performed. In order to calculate phase noise of PLL using SPD, Leeson model is used for modeling phase noise of VCO(voltage controlled oscillator) and OCXO(ovened crystal oscillator). After theoretically analyzing phase noise of PLL, optimized loop filter bandwidth was determined. And then, phase noise of designed loop filter was calculated to find suitable OP-Amp. Also, the calculated result of phase noise was compared with the measured one. The measured phase noise of PLL was -130 dBc/Hz @ 10 kHz.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
• /
• pp.485-487
• /
• 2006

This paper describes a frequency synthesizer designed in a $0.25{\mu}m$ CMOS technology for using local oscillators for the IF stages. The design is focused mainly on low-power characteristics. A simple ring-oscillator based VCO is used, where a single control signal can be used for variable resistors. The designed PLL includes all building blocks for elimination of external components, other than the crystal, and its operating frequency can be programmed by external data. It operates in the frequency range of 250MHz to 800MHz and consumes l.08mA at 500MHz from a 2.5V supply. The measured phase noise is -85dBc/Hz in-band and -105dBc/Hz at 1MHz offset. The die area is $1.09mm^2$

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.421-424
• /
• 2001

In this paper, We have designed and fabricated VCO in two way, the common source and common gate circuit for I local oscillator of 60 GHz wireless LAN system. The VCO employed a GaAs MESFET for negative resistance and a varactor diode for frequency tuning. The common gate VCO was measured the phase noise -112 dBc/Hz at the 1 MHz frequency offset. The output power and the second harmonic frequency suppression were 7.81 dBm and -29.3 dBc when tuning voltage was 3V, respectively. The total size of VCO was 28.6$\times$12.14 $\textrm{mm}^2$.