• 제목/요약/키워드: Length of a channel

검색결과 1,217건 처리시간 0.028초

고전압 β-산화갈륨(β-Ga2O3) 전력 MOSFETs (High Voltage β-Ga2O3 Power Metal-Oxide-Semiconductor Field-Effect Transistors)

  • 문재경;조규준;장우진;이형석;배성범;김정진;성호근
    • 한국전기전자재료학회논문지
    • /
    • 제32권3호
    • /
    • pp.201-206
    • /
    • 2019
  • This report constitutes the first demonstration in Korea of single-crystal lateral gallium oxide ($Ga_2O_3$) as a metal-oxide-semiconductor field-effect-transistor (MOSFET), with a breakdown voltage in excess of 480 V. A Si-doped channel layer was grown on a Fe-doped semi-insulating ${\beta}-Ga_2O_3$ (010) substrate by molecular beam epitaxy. The single-crystal substrate was grown by the edge-defined film-fed growth method and wafered to a size of $10{\times}15mm^2$. Although we fabricated several types of power devices using the same process, we only report the characterization of a finger-type MOSFET with a gate length ($L_g$) of $2{\mu}m$ and a gate-drain spacing ($L_{gd}$) of $5{\mu}m$. The MOSFET showed a favorable drain current modulation according to the gate voltage swing. A complete drain current pinch-off feature was also obtained for $V_{gs}<-6V$, and the three-terminal off-state breakdown voltage was over 482 V in a $L_{gd}=5{\mu}m$ device measured in Fluorinert ambient at $V_{gs}=-10V$. A low drain leakage current of 4.7 nA at the off-state led to a high on/off drain current ratio of approximately $5.3{\times}10^5$. These device characteristics indicate the promising potential of $Ga_2O_3$-based electrical devices for next-generation high-power device applications, such as electrical autonomous vehicles, railroads, photovoltaics, renewable energy, and industry.

3차원 포인트 클라우드 모델링 기법을 활용한 바이오폴리머 기반 제방 보강공법의 성능 평가 (Application of 3D point cloud modeling for performance analysis of reinforced levee with biopolymer)

  • 고동우;강준구;강우철
    • 한국수자원학회논문집
    • /
    • 제54권3호
    • /
    • pp.181-190
    • /
    • 2021
  • 본 연구에서는 하천에서의 월류 발생에 따른 제방의 붕괴를 방지하거나 피해를 최소화하기 위한 신소재 보강공법을 제체 표면에 적용하여 그 효과를 검증하기 위한 실규모 횡월류 붕괴 실험을 수행하였다. 본 실험을 위해 제방 모형은 높이 2.5 m, 길이 12 m, 사면경사 1:2로 구성하였다. 또한 제방의 경우 습식 공법을 이용하여 바이오폴리머 분말, 물, 화강풍화토, 황토를 적정 비율로 혼합한 신소재를 제체 표면에 약 5 cm 두께로 분사한 뒤 식생활착 모니터링을 거쳐 최종 실험모형을 완성하였다. 안동하천연구센터 A3 수로 상류에서 4 ㎥/s 의 유량을 유입시켜 횡월류 흐름을 유도하였으며, 음향 도플러 유속계를 이용하여 상·하류의 유량 및 횡월류량의 변동을 측정하였다. 또한, 제방보강공법의 성능을 평가하기 위해 이미지 픽셀 기법 및 3차원 포인트 클라우드 모델링 기법을 활용한 시간에 따른 제방의 표면손실률을 산정함으로써 영상분석 기반의 새로운 평가 도구를 제시하였다. 본 연구결과를 적절하게 활용하게 되면 제방보강공법의 성능을 평가하는데 기초 자료로 활용될 수 있을 것으로 사료된다.

높은 정확도의 3차원 대칭 커패시터를 가진 보정기법을 사용하지 않는 14비트 70MS/s 0.13um CMOS 파이프라인 A/D 변환기 (A Calibration-Free 14b 70MS/s 0.13um CMOS Pipeline A/D Converter with High-Matching 3-D Symmetric Capacitors)

  • 문경준;이경훈;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제43권12호
    • /
    • pp.55-64
    • /
    • 2006
  • 본 설계에서는 무선 랜 등 최첨단 무선 통신 및 고급영상 처리 시스템과 같이 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템 응용을 위해 기존의 보정기법을 사용하지 않는 14b 70MS/s 0.13um CMOS A/D 변환기(Analog-to-Digital Converts- ADC)를 제안한다. 제안하는 がU는 중요한 커패시터 열에 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법으로 소자 부정합에 의한 영향을 최소화하였고, 3단 파이프라인 구조로 고해상도와 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 입력 단 SHA 회로에는 Nyquist 입력에서도 14비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 (gate-bootstrapping) 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 14비트에 필요한 높은 DC전압 이득을 얻음과 동시에 충분한 위상 여유를 갖도록 하였으며, 최종 단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um CMOS 공정으로 요구되는 2.5V 전원 전압 인가를 위해 최소 채널길이는 0.35um를 사용하여 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 0.65LSB, 1.80LSB의 수준을 보이며, 70MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 66dB, 81dB를 보여준다. 시제품 ADC의 칩 면적은 $3.3mm^2$이며 전력 소모는 2.5V 전원 전압에서 235mW이다.

단말기 T-DMB용 안테나로 사용될 수 있는 Open Stub를 가지는 소형 Two-Wire Helical 안테나 (A Compact Two-Wire Helical Antenna with an Open Stub for a T-DMB Antenna of Mobile Devices)

  • 이동현;박세현;김영일;박위상
    • 한국전자파학회논문지
    • /
    • 제18권2호
    • /
    • pp.151-157
    • /
    • 2007
  • 본 논문에서는 모바일 장치의 T-DMB 안테나로 사용될 수 있는 급전 반대편에 open stub를 가지는 소형 two-wire helical 안테나를 제안하였다. Open stub의 길이를 조절하거나 open stub에 유전 물질을 발라 T-DMB 대역인 200 MHz에서 높이가 8 cm(200 MHz에서 0.053 $\lambda$임)인 안테나의 입력 임피던스를 쉽게 매칭시킬 수 있다. 이 안테나의 unbalanced 모드와 balanced 모드의 등가 회로를 이용하여 이 안테나의 등가 회로를 나타내고, 동작 원리를 설명하였다. 등가 회로의 해석을 토대로 open stub의 영향을 검증했다. 몇 가지 다른 파라미터 값을 가지는 안테나를 제작하였으며, 이 안테나의 $S_{11}$$S_{21}$을 측정하였다. 제작된 안테나의 임력 임피던스 대역폭($S_{11}{\leq}-10dB$)은 $196{\sim}204$ MHz(8 MHz)로 T-DMB의 한 채널(6 MHz)을 만족한다. 이 안테나의 측정된 $S_{21}$은 -38.6 dB로 동일한 높이의 모노폴 안테나와 open stub를 가지지 않은 two-wire helical 안테나의 $S_{21}$보다 약 17 dB 높다.

상품라인별 가격결정이 적재효율 및 물류비에 미치는 영향에 관한 연구 (Study on the Effect of Product Line Pricing on Loading Efficiency and Logistics Cost)

  • 정성태;윤남수;한규철
    • 유통과학연구
    • /
    • 제12권8호
    • /
    • pp.55-69
    • /
    • 2014
  • Purpose - Despite the importance of price, many companies do not implement pricing policies smoothly, because typical price management strategies insufficiently consider logistics efficiency and an increase in logistics costs due to logistics waste. This study attempts to examine the effect of product line pricing, which corresponds to product mix pricing, on logistics efficiency in the case of manufacturer A, and analyzes how logistics performance changes in response to these variables. Research design, data, and methodology - This study, based on the case of manufacturer A, involved research through understanding the current status, analyses, and then proposing improvement measures. Among all the products of manufacturer A, product group B was selected as the research object, and its distribution channel and line pricing were examined. As a result of simulation, for products with low loading efficiency, improvement measures such as changing the number of bags in the box were suggested, and a quantitative analysis was conducted on how these measures influence logistics costs. The TOPS program was used for the Pallet loading efficiency simulation tool in this study. To prevent products from protruding out of the pallet, the maximum measurement was set as 0.0mm, and loading efficiency was based on the pallet area, and not volume. In other words, its size (length x width) was focused upon, following the purpose of this study and, then, the results were obtained. Results - As a result of the loading efficiency simulation, when the number of bags in the box was changed for 36 products with low average loading efficiency of 73.7%, as shown in

    , loading efficiency improved to 89.9%. Further, from calculating logistics cost based on the cost calculation standard of manufacturer A, the amount of annual logistics cost reduction amounted to 101,458,084 KRW. Given that the sum of the logistics cost of the product group B of manufacturing enterprises A is 400,340,850 KRW, it can be reduced by 25%, to 298,882,766 KRW. Although many methods improve loading efficiency, this study proved that logistics cost could be reduced by changing the number of bags within boxes. If this measure is applied to other items, visible logistics cost reduction effects will be realized through improvements in loading efficiency. Conclusions - Future pricing policies should consider their correlation with quality, loading efficiency, product specifications, and logistics standardization to prevent logistics waste, enabling management to improve earnings for companies. Thus, when companies decide pricing policies for new products, the aspects of merchandising and marketing should take priority; however, the aspect of logistics also needs to be considered as significant. Measures revealed by the study results are not only the responsibilities of manufacturing enterprises. Pricing policy agreements between manufacturing enterprises and distribution companies, and logistics factors related to price determination should be considered; further, governments should also support them for their collaborations. This will enable consumers to purchase quality products with low prices.

  • IF 대역 신호처리 시스템 응용을 위한 13비트 100MS/s 0.70㎟ 45nm CMOS ADC (A 13b 100MS/s 0.70㎟ 45nm CMOS ADC for IF-Domain Signal Processing Systems)

    • 박준상;안태지;안길초;이문교;고민호;이승훈
      • 전자공학회논문지
      • /
      • 제53권3호
      • /
      • pp.46-55
      • /
      • 2016
    • 본 논문에서는 IF 대역의 고속 신호처리 시스템 응용을 위해 높은 동적성능을 가지는 13비트 100MS/s ADC를 제안한다. 제안하는 ADC는 45nm CMOS 공정에서 동작 사양을 최적화하기 위해 4단 파이프라인 구조를 기반으로 하며, 광대역 고속 샘플링 입력단을 가진 SHA 회로는 샘플링 주파수를 상회하는 높은 주파수의 입력신호를 적절히 처리한다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 넓은 신호범위를 얻기 위해 이득-부스팅 회로 기반의 2단 증폭기 구조를 가지며, 바이어스 회로 및 증폭기에 사용되는 소자는 부정합을 최소화하기 위해 동일한 크기의 단위 소자를 반복적으로 사용하여 설계하였다. 한편, 온-칩 기준전류 및 전압회로에는 배치설계 상에서 별도의 아날로그 전원전압을 사용하여 고속 동작 시 인접 회로 블록에서 발생하는 잡음 및 간섭에 의한 성능저하를 줄였다. 또한, 미세공정상의 잠재적인 불완전성에 의한 성능저하를 완화하기 위해 다양한 아날로그 배치설계 기법을 적용하였으며, 전체 ADC 칩은 $0.70mm^2$의 면적을 차지한다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.77LSB, 1.57LSB의 값을 가지며, 동적성능은 100MS/s 동작 속도에서 각각 최대 64.2dB의 SNDR과 78.4dB의 SFDR을 보여준다. 본 시제품 ADC는 $2.0V_{PP}$의 넓은 입력신호범위를 처리하는 동시에 IF 대역에서 높은 동적성능을 확보하기 위해 사용공정상의 최소 채널 길이가 아닌 긴 채널 기반의 소자를 사용하며, 2.5V의 아날로그 전압, 2.5V 및 1.1V 두 종류의 디지털 전원전압을 사용하는 조건에서 총 425.0mW의 전력을 소모한다.

    전단파 토모그래피를 활용한 철도 콘크리트 궤도 슬래브 층분리 결함 평가 (Evaluation of Debonding Defects in Railway Concrete Slabs Using Shear Wave Tomography)

    • 이진욱;기성훈;이강석
      • 한국구조물진단유지관리공학회 논문집
      • /
      • 제26권3호
      • /
      • pp.11-20
      • /
      • 2022
    • 이 연구의 주요 목적은 고속철도 콘크리트 궤도 슬래브의 콘크리트 슬래브(track concrete layer, TCL)와 도상안정층(hydraulically stabilized based course, HSB) 사이 층분리를 평가하기 위한 비파괴검사법으로 전단파 토모그래피 기술의 활용가능성을 실험적으로 확인하는 것이다. 이를 위하여 다채널 전단파 측정 장치(MIRA)를 활용하여 실물 크기로 제작된 고속철도 콘크리트 궤도 슬래브 실험체 내부의 층분리 결함을 평가하였다. 실물실험체는 Rheda 2000 시스템에 따라 설계 및 시공되었으며, 노반 위에 HSB를 타설하고, 그 위에 TCL이 타설된 2층 슬래브 구조를 갖는다. 실물실험체는 일부구간의 HSB상부에 스티로폼으로 제작된 인공결함(가로 및 세로가 각각 400mm이고 두께가 각각 5mm, 15mm인 압출폴리스티렌폼(XPS)보드 2개)을 삽입하여, TCL과 HSB 사이에 층분리 결함이 생기도록 시공하였다. 시험체의 층분리 구간에서 얻은 콘크리트 단층이미지는 층분리에 따른 균열 및 HSB와 지반사이의 계면에서 반사되는 신호를 효과적으로 보여 주었다. 한편 초음파 토모그래피 이미지에서 TCL 콘크리트의 매입물(철근, 트러스, 인서트 등)에서 반사된 신호와 층분리 결함 신호를 구분하기 위한 노이즈 제거를 위한 이미지 처리방법을 적용하여 층분리 결함을 효과적으로 분리하였다. 토모그래피 이미지에서 추출된 층분리 결함의 크기정보와 공간정보를 통합하여 층분리 지도로 재구성하였으며, 층분리 결함의 위치 및 크기를 시각화하는데 효과적인 것을 확인하였다.

    해도의 사용실태 조사와 개선방안에 관한 연구 (A Study on the Present Status and Improving Measure of Sea Charts)

    • 나송진;정재용;박진수
      • 한국항해학회지
      • /
      • 제24권1호
      • /
      • pp.1-12
      • /
      • 2000
    • The ships over the certain navigation area or her length are required to carry charts under the relevant laws. Charts are indispensible to the ships and fishing vessel, because their crew should know the water depth and location of obstacle in order to avoid danger in the navigation and fishing area. But it was found that many ships do not carry proper charts onboard according to the research marine accidents files of marine accident inquiry agency, and questionnaire survey. Consequently, many ships run aground on the coast and port. This study examined the present status of the coastal ship and the fishing vessels, and explained some problems in the aspect of the covering area, the place, the number of the selling agent and adjoining chart, as well as the geographical and traffic density, the crew on board the ship's characteristics, and so on. In this study we propose the way to solve the problem. firstly, the category of the fishing vessel which should carry the chart on bard under the related laws are required to be lowered to 10 gross tons. Besides a ship inspector should examine if the charts covering the area where to navigate even when the temporary inspection is done are carried on board property. Secondly, the inspection body or the controlling office of ship's entry and departure should check throughly whether the ships concerned carry the chart on board. Thirdly the fishing vessels should used the fishing charts, and the body concerned should train the offices about how to use chart, especiany the difference between Tokyo datum and WGS-84 datum. Fourthly the customized chart such as an atlas like a map, a calenda-type chart, a small chart, as a coated chart needs to be publish for the safety of small ship and fishing vessel. Fifthly, it is advisable to draw a recommended course in the route where the coastal navigate mainly and in the narrow channel, The adjoining area should be improved, as well as the qualify of the chart paper. Sixthly, publication of additional new chart in the southern part of East Sea, the eastern part of South Sea, the western part of South Sea and middle part of Yellow Sea near Incheon port should be thought over. Seventhly, the number of chart selling agent should be increased for the sake of purchaser in proportion to the number of port, and small correction of charts in selling agent must be carried out completely.

    • PDF

    대규모 노천 석탄광산의 사면 안정화를 위한 지하수 유동 체계 분석 (Field Tests and Analysis of Groundwater System for Stabilization of Slope in Large Open-Pit Coal Mine)

    • 류동우;김형목;오준호;선우춘;정용복
      • 터널과지하공간
      • /
      • 제19권3호
      • /
      • pp.248-260
      • /
      • 2009
    • 직접 개발 형식의 해외자원개발과 관련하여 단순 자본 투자에서 직접 개발로 변화하고 있다. 대규모 노천 석탄광산에서의 사면 안정성과 관련하여 지하수 유동 체계 분석과 사면 보강공으로서의 수평 배수공 타당성을 인도네시아 Pasir 탄광을 대상으로 검토하였다. 본 연구에서는 지하수 체계를 특징짓기 위해 지하수 수위 분석, 현장 투수 시험, 추적자 실험 등 다양한 현장 실험 및 계측을 수행하였다. 특히, 중부 지역의 상부에 위치한 SM강과의 연계성을 분석에 중점을 두었다. Guelph 투수계수를 활용하여 투수계수를 측정하였으며, 사암이 이암이나 탄층보다 투수성이 매우 높은 것으로 나타났다. 지하수 수위 분석 결과 사암층과 협재되어 많은 균열을 포함한 얇은 탄층이 주된 지하수 유동 경로 역할을 히는 것으로 나타났다. 추적자 시험 결과 SM강이 인근 지하수계에 미치는 영향은 강 바닥의 지층구조에 따라 다른 것으로 파악되었다. 수평 배수공의 효과를 파악하기 위한 2차원 지하수 유동 해석 결과는 폭이 좁은 탄층이 협재되어 있는 지층과 사암층이 주된 지하수 유동 경로이며, 충분한 심도로 수평 배수공 시공시 사면 안정화에 효과가 있는 것으로 파악되었다. 따라서 수평 배수공의 시공 위치와 시공 심도의 결정을 위해서는 지층 구조의 파악이 선행되어야 한다.

    CCA와 PSDA를 결합한 SSVEP 기반 BCI 시스템의 주파수 인식 기법 (Frequency Recognition in SSVEP-based BCI systems With a Combination of CCA and PSDA)

    • 이주영;이유리;김형남
      • 전자공학회논문지
      • /
      • 제52권10호
      • /
      • pp.139-147
      • /
      • 2015
    • Steady state visual evoked potential (SSVEP)는 뇌파의 종류 중 하나로서 다른 뇌파에 비해 훈련 시간이 짧고, 비교적 높은 신호대잡음비 (signal-to-noise ratio)와 높은 정보전달량 (information transfer rate)을 가지고 있어서 최근에 뇌-컴퓨터 접속 장치 (brain-computer interface; BCI)에 많이 사용되고 있다. SSVEP 신호를 분석하는 기존 기법에는 전력 스펙트럼 밀도 분석 (power spectral density analysis; PSDA)과 정준상관분석 (canonical correlation analysis; CCA)이 있다. 그러나 PSDA는 단일 전극만을 사용하기 때문에 잡음에 취약한 단점이 있고, CCA는 PSDA보다 높은 정확도를 가지지만 사인-코사인을 기준 신호로 가지므로 짧은 시간 윈도우 길이를 가질 경우 실시간 BCI 시스템에 적용되기 어렵다. 따라서 본 논문에서는 기존의 기법들의 한계점을 보완하기 위해 CCA의 결과로 얻을 수 있는 정준변수 간의 전력차이를 이용하는 CCA와 PSDA를 결합한 기법을 제안한다. 실험 결과를 통해, SSVEP 기반 BCI 시스템이 짧은 시간 윈도우 길이를 가질 때 제안된 기법이 기존의 CCA 기법에 비해 더욱 높은 주파수 인식 정확도를 가짐을 보여준다.