• 한국통신학회논문지
• /
• 제36권4A호
• /
• pp.414-422
• /
• 2011

모바일 WiMAX 표준 IEEE 802.16e의 블록길이 2,304 비트, 부호율 1/2을 지원하는 LDPC(low-density parity-check) 복호기를 설계하였다. 설계된 LDPC 복호기는 최소-합(min-sum) 알고리듬과 layered 복호를 기반으로 $96{\times}96$ 크기의 부행렬을 병렬로 처리하는 부분병렬 구조를 갖는다. 최소-합 알고리듬의 특징을 이용하여 메모리 용량을 감소시킬 수 있는 새로운 방법을 고안하여 적용함으로써 검사노드 메모리 용량을 기존의 방법보다 46% 감소시켰다. Verilog HDL로 설계된 LDPC 복호기를 $0.18{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 174,181개의 게이트와 52,992 비프의 메모리로 구현되었으며, Eb/No=2.1dB의 AWGN 채널에 대해 평균 비트 오율 (BER)는 $4.34{\times}10^{-5}$이고, 100 MHz@1.8-V로 동작하여 약 417 Mbps의 성능을 갖는다.

• 전자공학회논문지CI
• /
• 제44권3호
• /
• pp.68-73
• /
• 2007

최근 무선센서 네트워크는 센서 영역 안에 수많은 센서 노드로 구성되어 있으며, 각각의 센서들은 강제적인 에너지 구속조건을 가지고 있으므로 효율적인 에너지 관리는 중요하다. WSN 응용 시스템에서 FEC(Forward error correction)는 데이터 전송의 에너지 효율성과 데이터 신뢰성을 증가시킨다. LDPC 코드는 FEC 코드중 하나로 코드워드의 길이가 커지면 다른 FEC 코드 보다 많은 부호화 작업을 필요로 하지만, 샤논의 용량 한계에 접근되어 있으며, 전송에너지의 감소와 데이터 신뢰도를 증가시키는데 사용되어진다. 본 논문에서는 WSN(Wireless Sensor Network)에서의 에너지 효율성 증가와 부호화의 복잡도를 줄이기 위하여 LDPC(Low-density parity-check) 코드의 패리티 체크 행렬의 생성에 Linear-Congruence 방법을 적용하였다. 결과적으로 본 논문에서 제안된 알고리즘은 부호화 에너지 효율성과 데이터의 신뢰도를 증가시켰다.

• 정보저장시스템학회논문집
• /
• 제3권3호
• /
• pp.126-128
• /
• 2007

일반적으로 주어진 하나의 H matrix 로 다수의 코드율을 가지는 코드화가 가능하다. 하지만 Low Density Parity Check(LDPC) 코드의 H matrix는 H matrix 내의 1의 개수와 위치에 따라 그 성능이 달라짐으로 해서 하나의 H matrix로 다수의 코드율을 대응하기 위한 설계 방법이 요구된다. H matrix 의 성능은 일반적으로 girth나 minimum distance에 의해 좌우되고 H matrix의 1의 위치에 따라 달라진다. 본 논문에서는 H matrix의 girth 와 minimum distance에 입각한 다수 개의 코드율이 대응 가능한 LDPC code의 H matrix 설계 방법을 제시하고자 한다. 이렇게 함으로써 하나의 H matrix로 다수의 코드율에 따른 각각의 성능을 일정 수준 이상 유지하는 multi-rate LDPC code가 가능하다.

• 한국통신학회논문지
• /
• 제30권5A
• /
• pp.402-406
• /
• 2005

본 논문에서는 주파수공간블록부호 (Space Frequency Block Code)를 적용한 다중송수신(Multiple Input Multiple Output)-OFDM(Orthogonal Frequency Division Multiplex) 시스템을 위한 반복복호 기법을 제시한다. 제시된 반복복호 기법은 zero-forcing 알고리즘과 LDPD 부호화 알고리즘을 터보 기법을 바탕으로 상호보완을 할 수 있도록 설계되었다. 시뮬레이션 결과에 의하면 고차원 변조방식을 적용한 MIMO-OFDM 페이딩 채널에서 기존의 시스템과 비교하여 향상된 성능을 확인하였다.

• Journal of electromagnetic engineering and science
• /
• 제4권1호
• /
• pp.17-22
• /
• 2004

In this paper, we implement an efficient MLC/PDL system for AWGN channels. In terms of the tradeoff between the hardware implementation and system performance, proposed algebra LDPC codes are optimized by the Gaussian approximation(GA) according to the rate of each level assigned by the capacity rule and chosen as the component code. System performance with Ungerboeck Partitioning(UP), Miked Partitioning(MP) and Gray Mapping(GM) of 8PSK are evaluated, respectively. Many results are presented in this paper; they can indicate that the proposed MLC/PDL system using optimized algebra LDPC codes with different code rate, capacity rule and Gray mapping(GM) can achieve the best performance.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제10권6호
• /
• pp.2648-2668
• /
• 2016

Modern mobile devices are equipped with various accelerated processing units to handle computationally intensive applications; therefore, Open Computing Language (OpenCL) has been proposed to fully take advantage of the computational power in heterogeneous systems. This article introduces a parallel software decoder of Low Density Parity Check (LDPC) codes on an embedded heterogeneous platform using an OpenCL framework. The LDPC code is one of the most popular and strongest error correcting codes for mobile communication systems. Each step of LDPC decoding has different parallelization characteristics. In the proposed LDPC decoder, steps suitable for task-level parallelization are executed on the multi-core central processing unit (CPU), and steps suitable for data-level parallelization are processed by the graphics processing unit (GPU). To improve the performance of OpenCL kernels for LDPC decoding operations, explicit thread scheduling, vectorization, and effective data transfer techniques are applied. The proposed LDPC decoder achieves high performance and high power efficiency by using heterogeneous multi-core processors on a unified computing framework.

• ETRI Journal
• /
• 제45권3호
• /
• pp.404-417
• /
• 2023

This paper proposed a novel method for constructing quasi-cyclic low-density parity-check (QC-LDPC) codes of medium to high code rates that can be applied in cloud data storage systems, requiring better error correction capabilities. The novelty of this method lies in the construction of sparse base matrices, using a girth greater than 4 that can then be expanded with a lift factor to produce high code rate QC-LDPC codes. Investigations revealed that the proposed large-sized QC-LDPC codes with high code rates displayed low encoding complexities and provided a low bit error rate (BER) of 10^-10 at 3.5 dB E_b/N₀ than conventional LDPC codes, which showed a BER of 10^-7 at 3 dB E_b/N₀. Subsequently, implementation of the proposed QC-LDPC code in a softwaredefined radio, using the NI USRP 2920 hardware platform, was conducted. As a result, a BER of 10^-6 at 4.2 dB E_b/N₀ was achieved. Then, the performance of the proposed codes based on their encoding-decoding speeds and storage overhead was investigated when applied to a cloud data storage (GCP). Our results revealed that the proposed codes required much less time for encoding and decoding (of data files having a 10 MB size) and produced less storage overhead than the conventional LDPC and Reed-Solomon codes.

• 한국전자통신학회논문지
• /
• 제7권2호
• /
• pp.317-325
• /
• 2012

본 논문에서 우리는 LDPC 부호의 부호화 문제를 고려한다. 특히 재킷 패턴과 순환 치환 행렬을 사용함으로써 리차드슨의 하삼각 행렬과 유사한 간단한 LDPC 부호를 제안한다. 이 부호화 기법은 다양한 부호율을 갖도록 확장할 수 있다. 또한 단순한 행렬 처리에 근거하여 다양한 부호율을 갖는 복잡도가 낮고 간단한 부호기를 설계할 수 있다.

• 한국항공우주학회지
• /
• 제49권4호
• /
• pp.335-342
• /
• 2021

통신 시스템 FPGA 개발 시 HLS를 이용하면 성능 검증용 C/C++ 소스 코드를 일부 수정하여 자동으로 HDL 코드를 생성할 수 있으므로 개발 기간을 단축할 수 있는 장점이 있다. 본 논문에서는 텔레메트리 표준 106-17 LDPC 복호기를 Xilinx사의 Vivado HLS를 이용하여 C언어로 설계하는 방법을 제시하였고, Spartan-7와 Kintex-7 디바이스를 타겟으로 합성하여 throughput과 FPGA 이용률을 비교하였다.

• 전자공학회논문지 IE
• /
• 제43권4호
• /
• pp.115-121
• /
• 2006

본 논문에서는 통신 시스템에서 채널 전송에 의한 데이터의 오류 체크와 정정문제에 대해서 제안하였다. 제안된 LDPC 코드는 VDSL 시스템에서의 AWGN 채널 모델링에 의해 최소화된 채널 에러를 위해 사용된다. LDPC 코드는 낮은 밀도 패리티비트를 사용하기 때문에, 수학적인 복잡도가 낮고 처리 시간이 짧다. 또한 LDPC 코드의 성능은 반복 복호 알고리즘에서 긴 코드 워드에 대해 터보 코드보다 더 나은 성능을 가지고 있다. 제안된 시스템의 송신기에서 발생 행렬에 의해서 부호어가 발생되고, 수신기에서 사용된 에러 정정 알고리즘은 가중치를 갖는 Bit-flipping 방식이다. 이 방식은 기존의 Bit-flipping 방식과 달리 더 정확한 에러를 검출하고, 정정하기 위해 발생된 패리티 비트에 대해서 가중치를 주어 에러 정정을 하는 방식이다. 제안된 가중치를 갖는 Bit-flipping 알고리즘은 기존의 Bit-flipping 알고리즘에 비해서 1 dB 이상의 이득 개선을 확인할 수 있었다.