• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.652-653
• /
• 2014

본 논문에서는 카르노 맵상에서 생성된 Cell [fi]을 이용하여 GRM 상수를 생성하는 방법에 대해 논의하였다. Cell을 이용한 방법은 GRM 상수를 구하는 일반적인 방법과는 다르게 카르노 맵상에서 임의의 Cell들을 선택하여 그 Cell들을 단일변수 변환행렬과 연산해서 다시 카르노 맵으로 mapping하는 방법이다. 또한 이 방법을 극수의 순환성에 적용하여 새로운 GRM 상수 생성 방법에 대해 논의하였다.

• 인터넷정보학회논문지
• /
• 제16권3호
• /
• pp.33-41
• /
• 2015

본 논문에서는 디지털논리회로의 설계에 있어 필수적인 카르노 맵 간략화 과정을 교육용 자바 애플릿의 형태로 구현하였다. 학습자는 구현된 자바 애플릿으로부터 흥미로운 학습을 경험할 수 있으며, 자바 애플릿 설계과정에서 교육공학적인 요소를 단계별로 고려하였기 때문에 학습 효율의 극대화가 가능하다. 학습자는 구현된 자바 애플릿으로부터 디지털 논리회로의 간략화 과정을 마우스로 버튼을 클릭하거나 텍스트를 채워가면서 웹상에서 가상실험을 진행한다. 또한, 간략화 과정에서 발생되는 논리식과 논리회로도는 학습자가 효율적으로 학습할 수 있도록 서로 다른 프레임으로 구성하였으며, 학습자가 구성한 논리회로도가 올바르게 구성되었는지 확인할 수 있도록 하였다. 마지막으로 본 논문에서는 수정된 Quine-McCluskey 간략화 기법에 기초하여 자바 애플릿을 구현하였기 때문에 오프라인 교육의 보조도구로서 사용된다면 학습효율의 향상에 기여할 수 있다는 것을 입증하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권5호
• /
• pp.601-605
• /
• 2010

본 논문에서는 부울 함수 간략화에 사용되는 Karnaugh Map 기법 학습을 위한 지능형 튜토링을 지원하는 GBL(Game based learning) 콘텐츠를 제안한다. 이 GBL 콘텐츠는 게임 기반 학습과 지능형 튜토링 시스템이 가지고 있는 장점을 결합하여 게임 요소를 통하여 학습자의 흥미를 이끌어 학습에 몰입할 수 있도록 하고, 지능형 튜토링 모듈을 통하여 몰입감을 해치지 않는 수준에서 적응적 피드백을 제공한다. 본 콘텐츠의 학습 효과를 검증하기 위해 실제 학습 환경에서 실험 집단과 통제 집단의 학업성취도를 비교한 결과 유의미한 차이를 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제30권9C호
• /
• pp.860-870
• /
• 2005

본 논문에서는 karnaugh map(k-map)상의 셀을 이용하여 $2^{n}$개의 서로 다른 극수(polarity)를 갖는 GRM(Generalized Reed-Muller)상수를 생성하는 새로운 기법을 제안하였다. n개의 입력변수에 대한 일반적인 GRM 함수의 생성 방법은 단일 변수에 대한 변환 행렬을 구하고 이를 n번의 Kronecker 곱을 행한 변환 행렬을 이용하여 GRM 상수를 구하는 것이다. 이런 방법을 사용하는 경우, 변수의 숫자가 증가함에 따라 변환 행렬의 차수가 $2^{n}\times2^{n}$로 커지는 단점을 갖는다. 이에 반하여 본 논문에서는 k-map상에서 변수를 축약시킨 셀 [$f_{i}$]을 구하고 이를 단일 변수 변환 행렬과 연산하여 GBM 상수를 구하는 새로운 기법을 제안한다. 본 논문에서 제안한 새로운 방법과 타 논문과의 비교를 한 결과, 기존 방법은 가산기, 승산기, KP(Kronecker 곱 승산기)회로가 필요한데 반하여 본 논문에서는 가산기만이 필요하므로 효율적인 VLSI 설계에 유리하다

• 대한인간공학회지
• /
• 제1권2호
• /
• pp.11-15
• /
• 1982

There is the possibility that human error during testing and maintenance brings about the failure of the system, the reliability of which depends on mechanical failure and human error. This paper deals with the calculation of the reliability of the redundant system with the dependent hunman error through Karnaugh Map. Two cases are considered. One is the reli- ability of the system neglecting the test interval of each component and the other is that considering the test interval of each component.

• 전자공학회논문지
• /
• 제51권1호
• /
• pp.107-115
• /
• 2014

영상의 저 비트 변환 기반의 비트 플레인 정합방법(Bit-Plane Matching : BPM)은 기존의 블록 정합 방법들과 비교해 계산량을 줄이고 간단한 하드웨어 구조 설계를 통해 블록 정합 결과를 획득할 수 있지만, 블록 정합의 정확도가 비교적 낮은 문제점을 가지고 있다. 본 논문에서는 기존의 BPM방법들과 비교해 블록 정합의 정확도를 증가시키면서 동시에 논리 연산으로 정합 결과를 계산할 수 있는 저 비트 변환 기반의 절대 오차합(Reduced-bit transform based Sum of Absolute Difference : R-SAD)을 이용한 블록 정합 알고리즘을 제안한다. 이 방법은 현재 영상과 참조영상을 각각 2-bit의 영상으로 변환하고, 2-bit의 4레벨에 대한 입출력 관계를 이용하여 진리표를 획득한다. 진리표는 Karnaugh map을 통해 간소화 되어 논리 연산으로 절대 오차를 계산할 수 있다. 제안된 방법의 성능 평가를 위한 움직임 보상(Motion Compensation) 실험에서, R-SAD는 기존의 블록 정합 방법들과 비교해 높은 정확도의 정합결과를 획득할 수 있었다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제4권12호
• /
• pp.391-398
• /
• 2015

이 연구에서는 중등 심화 과정을 마치고 사사 과정에 진입한 최우수 정보과학 영재 교육을 위한 회로 최소화 알고리즘의 성능 개선 및 평가 과정을 보인다. 이 과정에서 학생들은 원하는 목표 기능을 얻기 위한 논리 회로는 꼭 한 가지가 아니고 다양하게 구성할 수 있다는 점과 이들 중 가장 간단한 회로를 찾을 수 있는 방법의 필요성을 인식하게 된다. 수작업으로 이루어지는 까르노 맵에서 회로 최소화를 위한 기본 원리를 터득하고, 그 과정을 소프트웨어로 수행하는 Quine-McCluskey 알고리즘을 탐구한다. Quine-McCluskey 알고리즘은 기본적으로 집합 연산의 반복에 의해 중복성을 도출하고 축약하는 과정을 반복한다. 집합 연산은 두 집합을 구성하는 원소들에 대한 비교 연산으로 이루어지므로 복잡도가 높다. 이를 해결하는 방법으로 원소 나열식 집합을 비트 정보로 표현하는 방안을 모색하고, 그 결과 약 36%의 성능 향상이 이루어짐을 보게 된다. 이 과정의 궁극적 목표는 영재 학생들이 전자 스위치, 논리 게이트, 논리 회로, 프로그래밍 언어, 데이터 구조, 알고리즘 등을 포괄하는 컴퓨터과학 학문에 대한 흥미와 지식 통합적 안목을 기르는 데 있다.

• 한국산업정보학회논문지
• /
• 제16권5호
• /
• pp.9-19
• /
• 2011

In many instances a concise form of logic is often required for building today's complex systems. The method described in this paper can be used for a wide range of industrial applications that requires Boolean type of logic minimization. Unlike some of the previous logic minimization methods, the proposed method can be used to better gain insights into the logic minimization process. Based on the decimal valued matrix, the method described here can be used to find an exact minimized solution for a given Boolean function. It is a visual based method that primarily relies on grouping the cell values within the matrix. At the same time, the method is systematic to the extent that it can also be computerized. Constructing the matrix to visualize a logic minimization problem should be relatively easy for the most part, particularly if the computer-generated graphs are accompanied.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.745-748
• /
• 1999

This paper propose the method to derive RM(Reed-Muller) expansion coefficients for Multiple-Valued function. The general method to obtain RM expansion coefficient for p valued n variable is derivation of single variable transform matrix and expand it n times using Kronecker product. The transform matrix used is p$^{n}$ $\times$ p$^{n}$ matrix. In this case the size of matrix increases depending on the augmentation of variables and the operation is complicated. Thus, to solving the problem, we propose derivation of RM expansion coefficients using p$\times$p transform matrix and Karnaugh-map.

• 한국산업정보학회논문지
• /
• 제18권1호
• /
• pp.25-35
• /
• 2013

Automatically deriving only individual don't-care minterms that can effectively reduce a Boolean logic expressions are being investigated. Don't-care conditions play an important role in optimizing logic design. The type of unknown don't-care minterms that can always reduce the number of product terms in Boolean expression are referred as single hypothetical don't-care (S-HDC) minterms. This paper describes the Quasi Quine-McCluskey method that systematically derives S-HDC minterms. For the most part, this method is similar to the original Quine-McCluskey method in deriving the prime implicants. However, the Quasi Quine-McCluskey method further derives S-HDC minterms by applying so-called a combinatorial comparison operation. Upon completion of the procedure, the designer can review generated S-HDC minterms to test its appropriateness for a particular application.