• 한국진공학회지
• /
• 제10권1호
• /
• pp.72-80
• /
• 2001

본 논문에서는 ELA(excimer laser annealing) 및 SMC(silicide mediated crystallization) 공정으로 제작된 다결정 실리콘 TFT-LCD(Thin Film Transistor-Liquid Crystal Display) 화소의 전기적 특성을 Spice회로 시뮬레이션을 통해 비교 분석하였다. 복잡한 TFT-LCD 어레이 (array) 회로의 전기적 특성 분석을 위하여 GUI(Graphic User Interface) 방식으로 손쉽게 복잡한 회로를 구성할 수 있는 PSpice에 AIM-Spice의 다결정 실리콘 박막 트랜지스터 소자 모델을 이식하고, AIM-Spice의 변수 추출법을 개선 체계화하였으며 ELA 및 SMC공정으로 각기 제작된 다결정 실리콘 박막트랜지스터에 적용하여 단위 화소 및 라인 RC 지연을 고려한 화소 특성을 비교 분석하였다. 비교 결과 ELA 다결정 실리콘 박막 트랜지스터 소자가 SMC에 비해 TFT-LCD의 화소 충전 시간 및 킥백(kickback) 전압 특성이 모두 우수하게 나타남을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제38권12호
• /
• pp.25-35
• /
• 2001

복잡한 thin film transistor-liquid crystal display (TFT-LCD) array 회로의 전기적 특성을 분석하기 위해서는 PSPICE나 AIM-SPICE와 같은 회로 시뮬레이터를 사용하는 것이 필수적이다. 본 논문에서는 SPICE 시뮬레이션을 위한 다결정 실리콘 (poly-Si) TFT 소자의 입력 변수 추출을 체계화하는 방법을 도입한다. 이 방법을 excimer laser annealing 및 silicide mediated crystallization 방법으로 각각 제작된 다결정 실리콘 TFT 소자에 적용하여 실험 결과와 잘 일치하는 결과를 얻었다. SPICE 시뮬레이터 중에서 PSPICE는 graphic user interface(GUI) 방식의 편의성을 제공하므로 손쉽게 복잡한 회로를 구성할 수가 있다는 장점이 있으나, poly-Si TFT 소자 모델을 가지고 있지 않다. 이 연구에서는 PSPICE에 다결정 실리콘 TFT 소자 모델을 이식하고, TFT가 이식된 PSPICE를 사용하여 poly-Si TFT-LCD 단위 화소 및 라인 RC 지연을 고려한 화소에 대한 전기적 특성을 분석하였다. 이러한 결과는 TFT-LCD 어레이 특성 분석을 위한 시뮬레이션을 효율적으로 수행하는데 기여할 수 있을 것으로 기대된다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권3호
• /
• pp.153-161
• /
• 2011

In this work, we report the physics-based SPICE model of amorphous oxide semiconductor (AOS) thin-film transistors (TFTs) and demonstrate the SPICE simulation of amorphous InGaZnO (a-IGZO) TFT inverter by using Verilog-A. As key physical parameter, subgap density-of-states (DOS) is extracted and used for calculating the electric potential, carrier density, and mobility along the depth direction of active thin-film. It is confirmed that the proposed DOS-based SPICE model can successfully reproduce the voltage transfer characteristic of a-IGZO inverter as well as the measured I-V characteristics of a-IGZO TFTs within the average error of 6% at $V_{DD}$=20 V.

• 한국전자파학회논문지
• /
• 제7권1호
• /
• pp.83-91
• /
• 1996

SPICE 회로 해석 프로그램은 수치계산에서 한계를 가지고 있으며 일반적으로 노드전압으로부터 S 파라미터를 계산하기 위한 복잡한 수식으로 인하여 RF나 Microwave회로의 시율레이션에서는 사용 할 수 없는 것으로 알려져 왔다, 회로해석에 의한 노드 전압과 전류로서도 S 파라미터를 쉽게 구할 수 있음을 보였으며 입사, 반사, 진행파와 비례하는 노드 전압을 구하기 위하여 사용되는 테스트 벤치를 개발하였다 SPICE의 계산된 노드전압으로부터 S-파라미터를 계산하고 PSPICE의 후처리 프로 세서인 PROBE를 사용하여 전송선로로 구성된 저역통과 필터를 예로써 제시한다. 시뮬레이션 결과는 또다른 고주파 회로해석 프로그램인 TOUCHSTONE으로 얻어진 결과와 비교하였다. 2가지 프로그 램의 해석 결과에서 크기(amplitude)는 0.003이하의 오차를 나타내었고 위상(phase)은 수십분의 1도 (degree)정도의 차이를 보였다. RF나 Microwave회로를 시뮬레이션하기 위하여 이러한 테스트 벤치를 사용하면 정확도는 물론 가격적으로 매우 저렴하고 교육에 필요한 도구로써 유용하고 실제의 기술자들에게도 효율적일 것이다.

• 전기학회논문지
• /
• 제61권3호
• /
• pp.422-426
• /
• 2012

Transient radiation is emitted during a nuclear explosion. Transient radiation causes a fatal error in the CMOS circuit as a Upset and Latch-up. In this paper, transient radiation NMOS, PMOS, INVERTER SPICE model was proposed on the basisi of transient radiation effects analysis using TCAD(Technology Computer Aided Design). Photocurrent generated from the MOSFET internal PN junction was expressed to the current source and Latch-up phenomenon in the INVERTER was expressed to parasitic thyristor for the transient radiation SPICE model. For example, the proposed transient radiation SPICE model was applied to CMOS NAND circuit. SPICE simulated characteristics were similar to the TCAD simulation results. Simulation time was reduced to 120 times compared to TCAD simulation.

• 센서학회지
• /
• 제30권4호
• /
• pp.261-266
• /
• 2021

A simple memristor model is proposed for the neuromorphic system in the Simulation Program for Integrated Circuits Emphasis (SPICE). The memristive I-V characteristics with different voltage and frequencies were analyzed. And with the model, we configured a learning and inference system with 4 by 4 memristor array to show the practical use of the model. We examined the applicability by configuring the simplest neuromorphic circuit. The total simulation time for the proposed model was 18% lesser than that for the one-memristor model. When compared with more memristor models in a circuit, the time became even shorter.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.606-608
• /
• 2014

본 논문은 안드로이드 기반의 VDI(Virtual Desktop Infrastructure) 솔루션에서 리눅스 기반 SPICE-GTK VDI솔류션의 USB 리다이렉션 방법을 적용 하는 기법에 관한 연구이다. 최근에 안드로이드 기반의 디바이스들의 발전에 따른 VDI 솔루션이 많이 개발 되고 있지만, USB 리다이렉션을 지원하는 VDI솔류션은 한정적이다. 또한 사용하고자 하는 안드로이드 기반의 SPICE VDI솔루션에서는 USB 리다이렉션을 대부분 지원 하지 않는다. 따라서 본문에서는 리눅스 기반의 SPICE-GTK VDI솔류션의 USB 리다이렉션 방법을 분석하여 적용 하고자 하는 안드로이드 기반의 VDI솔루션에 적용한 기법을 제시하고자 한다. 본 논문에서 적용한 기법의 실험을 위해 리눅스 기반의 VDI서버를 이용하고, G PRO 스마트폰 디바이스에 USB 리다이렉션 적용한 VDI 클라이언트를 설치하고, USB 저장 장치를 사용하여 파일 재생을 시행한 결과 USB 리다이렉션이 되는 것을 확인 할 수 있다.

• 한국통신학회논문지
• /
• 제15권3호
• /
• pp.197-212
• /
• 1990

빠른 설계 시간 및 재 설계 가능성 부여 등에 주안점을 두어 고성능의 단일 칩 16-bit data path를 설계하였다. 원칙적인 설계 방법의 체계적인 연구를 위하여 module화의 개념을 근간으로한 설계방법을 도입하였으며, 이에 따라 각 내부블럭이 bus에 연결되어 독립적으로 동작하는 subsystem이 되도록 이를 결합하여 전체 시스템의 설계를 완성하였다. 시스템은 data path이다. Data path는 16-bit의 데이터를 처리하는 부분으로 ALU(Arithmetic Logic Unit), register file, barrel shifter 및 bus 회로로 구성된다. 이 회로에서의 게이트의 폭과 길이는 spice2를 사용하여서 결정하였다. 회로 시뮬레이션의 결과는 기대하였던 회로 특성과 잘 일치하였다.

• 한국전기전자재료학회논문지
• /
• 제31권5호
• /
• pp.278-282
• /
• 2018

We propose a SPICE model of drain-induced barrier lowering (DIBL) for a junctionless cylindrical surrounding gate (JLCSG) MOSFETs. To this end, the potential distribution in the channel is obtained via the Poisson equation, and the threshold voltage model is presented for the JLCSG MOSFET. In a JLCSG nano-structured MOSFET, a channel radius affects the carrier transfer as well as the channel length and oxide thickness; therefore, DIBL should be expressed as a function of channel length, channel radius, and oxide thickness. Consequently, it can be seen that DIBLs are proportional to the power of -3 for the channel length, 2 for the channel radius, 1 for the thickness of the oxide film, and the constant of proportionality is 18.5 when the SPICE parameter, the static feedback coefficient ${\eta}$, is between 0.2 and 1.0. In particular, as the channel radius and the oxide film thickness increase, the value of ${\eta}$ remains nearly constant.

• 조명전기설비학회논문지
• /
• 제18권4호
• /
• pp.8-14
• /
• 2004

본 논문에서는 승압형 컨버터를 사용한 400(W) 고압나트륨 램프용 전자식 안정기 역률 보상회로를 설계하였다. 제안된 승압형 컨버터 회로에서 역률 보상 소자의 값을 이론적으로 계산하고 IsSPICE를 이용하여 시뮬레이션을 수행하였으며, 시뮬레이션 결과를 검증하기 위해 설계방법에 따라 전자식 안정기를 제작하여 실험하였다. 실험에 의한 역률 보상회로의 제반특성은 시뮬레이션 결과와 거의 일치하였다. 실험결과 출력 400(W)에서 역률 99.3(%)의 성과를 나타내었다.