• 한국자기학회지
• /
• 제5권5호
• /
• pp.828-832
• /
• 1995

This paper describes the efficient design, analysis method and experimental verification of capacitor discharge impulse magnetizer system. A capacitor discharge magnetizer system is used to produce a high current impulse of short duration in this magnetizing fixture. The parasitic resistance and parasitic inductance of the capacitor discharge impulse magnetizer system have been estimated using known air-core test coil. Finite element analysis (using MAXWELL 2-D field simulator) and magnetizing circuit analysis (using SPICE) are also used as part of the design and analysis process of the capacitor discharge impulse magnetizer system. Application study for a magnetizing fixture design is shown. 8-pole magnetizing fixture has been designed and analyzed using finite element analysis. The fixture design for 8-pole magnet are presented along with the experimental results. The experimental results have been achieved using a high-voltage, high-energy capacitor discharge impulse magnetizer and 8-pole iron core fixtures (charging voltage : 2000[V], capacitor bank : 4000[$\mu\textrm{F}$]).

• 반도체디스플레이기술학회지
• /
• 제16권3호
• /
• pp.59-64
• /
• 2017

As the demand on displays increases, new thin-film transistors such as metal oxide transistor are continuously being invented. When designing a circuit consisting of such new transistors, a new transistor model based on proper charge transport mechanisms is needed for each of them. In this paper, a modeling framework which enables to choose charge transport mechanisms that are limited to certain operation regions and assemble them into a transistor model instead of making an integrated transistor model dedicated to each transistor. The framework consists of a graphic user interface to choose charge transport models and a current calculation part, which is also implemented in AIM-SPICE for circuit simulation.

• 생약학회지
• /
• 제50권3호
• /
• pp.159-164
• /
• 2019

Zanthoxylum Peel is widely used as a common spice for a variety of foods. In the orient, it has also been used as traditional agents for treating diseases such as indigestion. Recently, Zanthoxylum Peel has been reported to have anti-cancer activity, anti-microbial activity, and anti-inflammatory activity. Chemical components are known sanshool compounds and xanthoxylin. In this study, we were carried out to investigate the constituents of inhibiting a drug metabolizing enzyme CYP3A4 from Zanthoxylum Peel. CYP3A4 is known as an enzyme involved in drug metabolism as monooxygenase containing the heme. As a result of experiment, we found that bergapten ($IC_{50}=18.21{\mu}M$) and quercetin ($IC_{50}=17.27{\mu}M$) isolated from EtOAc extract of Zanthoxylum Peel showed remarkable CYP3A4-inhibiting activities. Structures of the isolated active compounds were established by chemical and spectroscopic means.

• 대한전자공학회논문지
• /
• 제24권3호
• /
• pp.459-465
• /
• 1987

This paper describes the circuit and the layout of the shift register which can be used for a scanner of image sensor. P-well concentration and threshold voltage for proper iperation are calculated on the basso of the fixed process and the layout design. The calculation procedure of maximum operation frequency is also carried out. It is ascertained by SPICE simulation that the shift register produces the outputn pulse without threshold voltage loss up to 13MHz.

• 대한전자공학회논문지
• /
• 제24권2호
• /
• pp.347-354
• /
• 1987

Timing simulators are widely used nowadays for analyzing large-scale MOS digital circuits, which, however, have several limitations such as nonconvergence and/or in accuracy for circuits containing tightly coupled feedback elements or loops. This paper describes a new timing simulator which aims at solving these problems. The algorithm employed is based on the wave-form relaxation method, but exploits the signal flow along the feedback loops. Each of feedback loops is treated as one circuit block and then local iterations are performed to enhance the timing simulation. With these techniques, out simulator can analyze the MOS digital circuits with up to 5-20 times of the magnitude speed improvemnets as compared to SPICE2, while maintaining the accuracy.

• 한국정보전자통신기술학회논문지
• /
• 제13권1호
• /
• pp.48-57
• /
• 2020

Wireless charger, USB type-C 등의 응용에서 사용되는 MCU는 추가 공정 마스크가 작으면서 셀 사이즈가 작은 MTP 메모리가 요구된다. 기존의 double poly EEPROM 셀은 사이즈가 작지만 3~5 장 정도의 추가 공정 마스크가 요구되고, FN 터널링 방식의 single poly EEPROM 셀은 셀 사이즈가 큰 단점이 있다. 본 논문에서는 vertical PIP 커패시터를 사용한 110nm MTP 셀을 제안하였다. 제안된 MTP 셀의 erase 동작은 FG와 EG 사이의 FN 터널링을 이용하였고 프로그램 동작은 CHEI 주입 방식을 사용하므로 MTP 셀 어레이의 PW을 공유하여 MTP 셀 사이즈를 1.09㎛2으로 줄였다. 한편 USB type-C 등의 응용에서 요구되는 MTP 메모리 IP는 2.5V ~ 5.5V의 넓은 전압 범위에서 동작하는 것이 필요하다. 그런데 VPP 전하펌프의 펌핑 전류는 VCC 전압이 최소인 2.5V일 때 가장 낮은 반면, 리플전압은 VCC 전압이 5.5V일 때 크게 나타난다. 그래서 본 논문에서는 VCC detector 회로를 사용하여 ON되는 전하펌프의 개수를 제어하여 VCC가 높아지더라도 펌핑 전류를 최대 474.6㎂로 억제하므로 SPICE 모의실험을 통해 VPP 리플 전압을 0.19V 이내로 줄였다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.15-23
• /
• 2009

정확한 연산이 필요한 마이크로프로세서에서 소프트 에러에 대한 면밀한 연구들이 진행되었다. 마이크로프로세서 구성원 중에서도 메모리 셀은 소프트 에러에 가장 취약하고, 소프트 에러가 발생했을 때 중요한 정보들과 명령어들을 가지고 있기 때문에 전체 프로세스와 동작에 큰 영향을 미치게 된다. 아키텍처 레벨에서 이러한 소프트 에러를 발견하고 정정하기 위한 방법으로 오류 검출 및 정정 코드가 많이 사용되고 있으며, Itanium, IBM PowerPC G5등의 마이크로프로세서는 Hamming 코드와 Hasio 코드를 L2 캐쉬에 사용하고 있다. 하지만 이러한 연구들은 대형 서버에 국한되었으며 전력 소모에 대한 고려는 되지 않았다. 고집적 저전력 임베디드 마이크로프로세서의 출현과 함께 동작과 문턱 전압이 낮아짐에 따라 임베디드 마이크로프로세서에서도 오류 검출 및 정정 회로의 필요하게 되었다. 본 논문에서는 SimpleScalar-ARM을 이용하여 L2캐쉬의 입출력 데이터를 분석하고, 임베디드 마이크로프로세서에 적합한 32 비트 오류 검출 및 정정 회로의 H-matrix를 제안한다. 그래서 H-spice를 사용하여 modified Hamming 코드와 비교한다. 본 실험을 위해 MiBench 벤치마크 프로그램과 TSMC 0.18um 공정이 사용되었다.

• 전자공학회논문지D
• /
• 제36D권1호
• /
• pp.47-56
• /
• 1999

반도체 칩의 집적도가 급격히 향상됨에 따라 칩의 I/O 수가 증ㅇ가하여 패키지의 크기가 커질 뿐 아니라 칩 자체의 가격보다 패키지의 가격이 높아지고 있는 실정이다. 따라서 집적도의 증가에 의한 I/O 수으이 증가를 억제할 수있는 방법이 요구되고 있다. 본 논문에서는 CTR(Constant-Transition-Rate) 코드 심벌 펄스의 상승 예지와 하강 예지의 위치에 따라 각각 2비트 씩의 디지털 데이터를 엔코딩함으로써 I/O 핀 수를 50% 감소 시킬 수 있는 I/O 인터페이스 회로를 제안한다. 제안한 CTR 코드의 한 심벌은 4비트 데이터를 포함하고 있어 기존의 인터페이스 회로와 비교하여 심벌 속도가 절반으로 감소되고, 엔코딩 신호의 단위 시간당 천이 수가 일정하며, 천이 위치가 넓게 분산되어 동시 스위칭 잡음(Simultaneous Switehing Noise, SSN)이 작아진다. 채널 엔코더는 논리 회로만으로 구현하고, 채널 디코더는 오버샘플링(oversampling) 기법을 이용하여 신호를 복원하는 입출력 회로를 설계하였다. 설계한 회로는 0.6${\mu}m$ CMOS SPICE 파라미터를 이용하여 시뮬레이션함으로써 동작을 검증하였으며, 동작 속도는 200 Mbps/pin 이상이 됨을 확인 하였다. 제안한 방식을 Altera사의 FPGA를 이용하여 구성하였으며, 구성한 회로는 핀 당 22.5 Mbps로 데이터를 전송함을 실험적으로 검증하였다.

• 생물환경조절학회지
• /
• 제27권4호
• /
• pp.356-362
• /
• 2018

고추는 조미채소의 한 종류로 우리나라 채소시장에서 큰 비중을 차지하는 품목이다. 대부분 고추의 이용은 건고추의 분말형태인 고춧가루로 가공하여 이용되고 있으므로, 고추건조에 대한 품질과 생산성 향상이 중요한 부분이다. 따라서 본 연구에서는 고추의 건조방법에 따라 고춧가루의 품질을 좌우할 수 있는 성분의 변화에 대하여 비교하고, 생산비를 고려하여 적정 건조방법을 제시하고자 실험을 수행하였다. 건조방법으로는 관행으로 많이 이용되는 양건과 화건을 이용하였으며, 제습기를 이용한 제습건조방식을 추가 적용하여 건고추 생산성과 품질을 비교하였다. 고추의 건조방식에 따른 건조율은 화건이 85.1%로 제일 높았고, 이에 따라 고춧가루의 수분함량도 13.5%로 가장 낮게 나타났다. 고추의 색택을 좌우하는 ASTA(American Spice Trade Association) 색도는 양건처리에 비해 화건과 제습건조처리가 높은 결과를 보였다. 고춧가루의 신미성분인 capsaicinoid 함량은 양건처리에 비하여 화건과 제습건조처리에서 모두 낮게 나타나 이에 대한 추가적인 적정 건조조건에 대한 연구가 추가되어야 된다. 당함량은 건조시간이 비교적 짧았던 화건과 제습건조처리에서 양건에 비해 높게 나타났으나 두 처리간에는 유의한 차이를 보이지 않았다. 건고추 생산비용은 제습건조처리가 화건처리에 비해 9.9% 효율이 높은 것으로 나타났다. 본 연구를 통해 화건과 제습건조가 당함량의 증진과 건고추의 색 발현 측면에서는 효과적 이었음을 알 수 있었다. 고추의 신미성분인 capsaicinoid 함량 증진을 위해서는 화건과 제습건조처리에서 적정한 건조온도와 건조시간에 대한 연구가 추가되어야 될 것으로 판단되었다.

• 전자공학회논문지 IE
• /
• 제49권1호
• /
• pp.18-23
• /
• 2012

본 논문에서 소형 휴대기기용 DC-DC 변환기를 위한 전압보호회로를 설계 하였다. 제안하는 전압보호회는 저전압 보호회로(UVLO)와 고전압 보호회로(OVP) 로 구성되며, 비교기와 바이어스 회로를 사용하여 구현하였다. XFAB $1{\mu}m$ CMOS 공정을 SPICE 모의실험을 통하여 특성 확인을 하였다. 모의실험 결과, 저전압 보호회로(UVLO)는 입력 전압이 4.8 V 이상이 되면 턴-온 되며, 4.2 V 이하가 되면 턴-오프가 되어 저전압의 입력전압이 인가될 때 회로의 오작동을 막을 수 있다. 고전압 보호회로(OVP)는 기준전압 3.8V 이상의 출력전압이 발생하였을 때 회로를 차단하여 소자의 파괴를 막아 안정성과 신뢰성을 높일 수 있다. 또 가상의 DC-DC 변환기 제어회로에 연결한 결과 전압의 이상에 따른 전압보호회로의 동작여부를 확인하였다. 본 논문에서 제안하는 전압보호회로는 DC-DC 변환기의 보호회로 셀로 유용하게 사용 될 것으로 사료된다.