• 제목/요약/키워드: Interconnection Architecture

검색결과 114건 처리시간 0.024초

플로어플랜 기법에 따른 3차원 멀티코어 프로세서의 성능, 전력효율성, 온도 분석 (Analysis of Performance, Energy-efficiency and Temperature for 3D Multi-core Processors according to Floorplan Methods)

  • 최홍준;손동오;김종면;김철홍
    • 정보처리학회논문지A
    • /
    • 제17A권6호
    • /
    • pp.265-274
    • /
    • 2010
  • 공정기술 발달로 인해 칩 내부 집적도가 크게 증가하면서 내부 연결망이 멀티코어 프로세서의 성능 향상을 제약하는 주된 원인이 되고 있다. 내부 연결망에서의 지연시간으로 인한 프로세서 성능 저하 문제를 해결하기 위한 방안 중 하나로 3차원 적층 구조 설계 기법이 최신 멀티코어 프로세서를 설계하는데 있어서 큰 주목을 받고 있다. 3차원 적층 구조 멀티코어 프로세서는 코어들이 수직으로 쌓이고 각기 다른 층의 코어들은 TSV(Through-Silicon Via)를 통해 상호 연결되는 구성으로 설계된다. 2차원 구조 멀티코어 프로세서에 비해 3차원 적층 구조 멀티코어 프로세서는 내부 연결망의 길이를 감소시킴으로 인해 성능 향상과 전력소모 감소라는 장점을 가진다. 하지만, 이러한 장점에도 불구하고 3차원 적층 구조 설계 기술은 증가된 전력 밀도로 인해 발생하는 프로세서 내부 온도 상승에 대한 적절한 해결책이 마련되지 않는다면 실제로는 멀티코어 프로세서 설계에 적용되기 어렵다는 한계를 지니고 있다. 본 논문에서는 3차원 멀티코어 프로세서를 설계하는데 있어서 온도 상승 문제를 해결하기 위한 방안 중 하나인 플로어플랜 기법을 다양하게 적용해 보고, 기법 적용에 따른 프로세서의 성능, 전력효율성, 온도에 대한 상세한 분석 결과를 알아보고자 한다. 실험 결과에 따르면, 본 논문에서 제안하는 온도를 고려한 3가지 플로어플랜 기법들은 3차원 멀티코어 프로세서의 온도 상승 문제를 효과적으로 해결함과 동시에, 플로어플랜 변경으로 데이터 패스가 바뀌면서 성능이 저하될 것이라는 당초 예상과는 달리, 온도 하락으로 인해 동적 온도 제어 기법의 적용 시간이 줄어들면서 성능 또한 향상시킬 수 있음을 보여준다. 이와 함께, 온도 하락과 실행 시간 감소로 인해 시스템에서의 전력 소모 또한 줄일 수 있을 것으로 기대된다.

유무선 LAN 어댑터의 성능시험 (Performance Evaluation of Wired/Wireless LAN Adaptors)

  • 이부호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
    • /
    • pp.209-212
    • /
    • 2000
  • This paper discusses performance evaluation methodologies for wired/wireless Ethernet adaptors. This paper defines test cases for performance evaluation of LAN adaptor and its environments. Performance evaluation of LAN adaptor is mote complex as compared with interconnection devices such as Ethernet HUB and Ethernet switch, because its performance depends on the system on which the adaptor is plugged. Such dependencies include CUP type, RAM size, system bus architecture(PCI bus clock), etc.

  • PDF

Multichip아키텍춰 합성 알고리듬 설계 (The design of a Synthesis Algorithm for Multichip Architectures)

  • 박재환;전홍신;황선영
    • 전자공학회논문지A
    • /
    • 제31A권12호
    • /
    • pp.122-134
    • /
    • 1994
  • Design of a heuristic algorithm for high level synthesis of multichip architecture is presented in this paper. Considering the design constraints: individual chip area, I/O pin counts, chip-to-chip interconnection counts, interchip communication delay, and chip latecy, the proposed system automatically generates pipelined multichip architectures from behavioral descriptions. For efficient mulichip synthesis, a new methodology is proposed, which performs partitioning and schedulting of SFG into multichip architectures simultaneously. Experimental results for several benchmark programs show that the systems can be used for designing multichip hardware efficiently.

  • PDF

학교용지를 활용한 지역 공동체 활성화에 관한 기초 연구 (The activation study of a regional community using school land)

  • 박민영;김진모;임수영
    • KIEAE Journal
    • /
    • 제13권6호
    • /
    • pp.17-22
    • /
    • 2013
  • Community has been defined as a group of interacting people living in a common location. The word is often used to refer to a group that is organized around common values and is attributed with social cohesion within a shared geographical location, generally in social units larger than a household. The word can also refer to the national community or global community. The word "community" is derived from the Old French communit$\acute{e}$ which is derived from the Latin communitas (cum, "with/together" + munus, "gift"), a broad term for fellowship or organized society. A sense of community refers to people's perception of interconnection and interdependence, shared responsibility, and common goals. Understanding a community entails having knowledge of community needs and resources, having respect for community members, and involving key community members in programs. But, on account of industrial development, At some point, we have individualism behavior. therefore, This study will achieve local community activation using school land.

분산 시스템 환경에서 Java Beans 컴포넌트 통합에 관한 연구 (A Study on the Java Beans Component Integration in the Distributed System Environment)

  • 정성옥
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2001년도 춘계종합학술대회
    • /
    • pp.291-294
    • /
    • 2001
  • 현재의 소프트웨어 아키텍처에 관한 연구는 컴포넌트 집합과 같은 소프트웨어 시스템을 구성하는 객체 또는 컴포넌트의 상호 동작 및 관련성을 보다 효과적으로 연결할 수 있는 다양한 기법이 제시되고 있다. 본 논문에서는 Java Beans에 기반을 둔 분산 시스템 환경에서 객체와 객체간에 관련성을 모델링하기 위해 컴포넌트, 연결자 및 컴포넌트 스키마로 구성된 구조화된 모델을 제시하고 구현한다. 특히 Java Beans에서 객체간의 관련성을 모델링하기 위한 연결자의 구성에 중점을 둔다. 본 연구에서 제시된 연결자 모델은 Java Beans기반 분산 시스템 환경에서 다양한 객체간의 의존성을 명확하게 표현하는데 효과적이며 분산되어 있는 컴포넌트를 정형화된 방법으로 통합할 수 있는 효과를 가진다.

  • PDF

IBM NP4GS3 DASL인터페이스와 CSIX-Ll인터페이스의 연동구조 및 패킷 제어방안 (A Packet Control method of Interconnection between IBM NP4GS3 DASL and CSIX Interface)

  • 김광옥;최창식;박완기;최병철;곽동용
    • 대한전자공학회논문지TC
    • /
    • 제40권4호
    • /
    • pp.10-21
    • /
    • 2003
  • 최근의 광 가입자 정합모듈은 매우 빠른 속도로 출현되는 다양한 서비스를 쉽고, 효율적으로 수용하기 위해 고성능의 상용 네트워크 프로세서 칩을 대부분 사용하고 있다. 지금까지 많은 밴더들이 2.5Gbps급 네트워크 프로세서를 상용화하였지만, IBM NP4GS3만 2.SGbps 이상의 우수한 패킷 처리성능을 지원한다. 그러나 IBM NP4GS3는 스위치 인터페이스로 고속 DASL(Data-Aligned Synchronous Link) 인터페이스를 사용하기 때문에, NP Forum에 의해 표준화된 CSIX-Ll인터페이스를 사용하는 스위치 패브릭과는 정합할 수가 없다. 이에 따라 본 논문에서는 IBM NP4GS3를 이용한 광 가입자 정합모듈이 표준화된 스위치 패브릭과 효율적으로 정합할 수 있도록 IBM 상용 UDASL칩과 UTOPIA-L3와 CSIX-Ll인터페이스를 상호 변환하는 FPGA를 이용한 연동 구조 및 패킷 제어방법에 대해 고찰해본다.

위성링크를 위한 LAN 접속 서비스 설계과 운영 (Design and Operation of LAN Interconnection Service for Satellite Links)

  • 김정호;최경수
    • 한국정보처리학회논문지
    • /
    • 제3권4호
    • /
    • pp.961-968
    • /
    • 1996
  • 무궁화 위성 과제 중에서는 지구국 시스템에서 위성 링크를 통한 LAN 상호간의 접속을 제공하기 위한 시범위성 네트워크 모듈의 구현을 수행하였다. 이 시범 네트워 크는 위성을 통하여 다양한 응용들에 대한 수행을 검증하기 위한 시험을 지원할 수있 다.본 논문에서는 위성 전송시의 장단점을 고려하여 충분히 응용할 수 있는 위성-LAN 접속 구조를 제안하였다. 본 네트워크 구조는 두개의 노드에서 복수의 논리 접속을 수행하는 연결 중심형인 위성 프로토콜을 사용함으로서 높은 데이타 전송과 위성 접속 에러율에 대한 높은 성능을 제공한다. 또한, 프로토콜 변환 방법에 따라 라우터 접속을 수행할수 있다. 위성과 네트워크 접속의 구조는 4W 고출력 증폭기가 장착된 1.8m의 안테나, 위성통신용 모뎀, 위성 네트워크 접속 장치가 설계되었다. 이 시스 템은 최대 1.544 Mbps의 전송 속도를 자원할수 있으며 네트워크 관리면에서도 우수 하게 동작하였다.

  • PDF

고속 메모리의 전송선 지연시간을 적응적으로 반영하는 메모리 제어기 구조 (Memory Controller Architecture with Adaptive Interconnection Delay Estimation for High Speed Memory)

  • 이찬호;구교철
    • 전기전자학회논문지
    • /
    • 제17권2호
    • /
    • pp.168-175
    • /
    • 2013
  • 고속의 동작 주파수를 갖는 메모리 제어기를 설계하여 PCB에서 고속 메모리와 통신을 할 경우 연결선의 길이와 배치에 따라 데이터가 전달되는 시간이 달라진다. 따라서 메모리 제어기를 설계한 뒤 PCB 상에서 메모리와 연결하여 동작시킬 때마다 이러한 지연시간이 달라져 제어기의 입출력 회로를 다시 설계하거나 초기화시 내부 설정을 바꾸어 주어야 한다. 본 논문에서는 이러한 문제를 해결하기 위해 제어기 내부에 초기화 단계에서 메모리에 테스트 패턴을 쓰고 읽으며 지연시간을 측정하고 적응적으로 지연시간을 고려한 입출력 회로를 구성하는 학습 방법을 제안한다. 제안한 학습 방법에서는 테스트 패턴을 쓰고 최소 시간 단위로 데이터를 읽는 타이밍을 바꾸어 가며 차례로 읽기를 시도하여 테스트 패턴이 정확히 읽히는 타이밍을 기억하여 초기화가 끝난 뒤 정상 동작을 시작하였을 때 학습 결과를 반영하여 메모리 접근을 시도한다. 제안한 학습 방법을 이용하면 PCB에 새로운 시스템을 구성하여도 초기화시 지연시간을 새로 설정하므로 제어기와 메모리의 통신 지연 문제를 해결할 수 있다. 제안한 방식은 고속의 SRAM, DRAM, 플래시 메모리 등에 사용 가능하다.

VSAT 기반 위성통신 시스템에서 인터넷 서비스 제공을 위한 계층 간 프로토콜 연동 구조 (Interconnection Architecture of Cross-Layer Protocols to Provide Internet Services in VSAT Based Satellite Communication Systems)

  • 김지형;노재원;조성현
    • 한국통신학회논문지
    • /
    • 제41권10호
    • /
    • pp.1190-1196
    • /
    • 2016
  • 본 논문에서는 VSAT 기반 위성통신 시스템에서 효율적인 인터넷 서비스 제공을 위한 계층 간 프로토콜 연동 구조 모델을 제시하고 이를 구현하여 제안된 모델의 동작을 검증한다. VSAT 기반 위성통신 시스템은 대부분 DVB-S2 표준을 사용한다. 그러나 DVB-S2는 방송 서비스 중심으로 설계되었기 때문에 IP 기반 인터넷 프로토콜을 지원하기에는 비효율성이 많이 존재한다. 이를 해결하기 위해 계층 2 프로토콜인 generic stream encapsulation (GSE)가 제정되었다. 본 논문은 IP 프로토콜과 GSE 프로토콜과의 연동, GSE 프로토콜과 DVB-S2와의 연동 방법에 대해 제안한다. 또한 컴퓨터 소프트웨어를 이용하여 제안된 계층 간 연동 프로토콜을 구현하고 NI사의 universal software radio peripheral (USRP) 및 상용 DVB 수신기를 통해 구현된 내용의 동작을 검증한다.

X.500 디렉토리를 이용한 관광 정보 스키마 설계 (Tourist Information Schema Design Using X.500 Directory)

  • 박문성;오주병;양해철;이용준;이재광
    • 한국정보처리학회논문지
    • /
    • 제3권5호
    • /
    • pp.1027-1036
    • /
    • 1996
  • X.500 디렉토리는 ISO(International Standards Organization)에서 제정한 컴퓨터 네트워크 모델인 OSI(Open Systems Interconnection) 참조 모델 7계층의 응용계층에 속하는 프로토콜로써, 정보통신 서비스에 필요한 정보를 데이터 베이스화하여 효율적 으로 관리하고, 사용자가 편리하게 접근할 수 있는 기능을 제공하는 서비스다. 관광 정보는 여러 위치들로 분산되어 있으며, 분산된 엑세스는 X.500 디렉토리 서비스와 유사하므로 본 논문에서는 X.500 디렉토리 서비스를 이용하여 관광 정보 시스템과 디렉토리 스키마를 설계하였다. 관광 정보 엔트리를 정의한 후, 관광 정보인 산, 바 다, 薇같鉉 호텔 등의 새로운 객체 클래스와 지역적인 정보를 서비스하기 위한 디렉 토리 정보 트리를 제안하였으며, test-bed를 구성하여 설계한다. 디렉토리 스키마를 검증하였다.

  • PDF