• 정보처리학회논문지B
• /
• 제12B권2호
• /
• pp.131-136
• /
• 2005

동영상 데이터를 실시간으로 전송하기 위해서는 데이터의 압축이 필수적인데, 이때 움직임 추정 기법을 사용하여 동영상내에 존재하는 중복된 데이터를 제거함으로써 데이터를 압축한다. 일반적으로, 움직임 추정 기법은 정 화소 움직임 벡터 추정과 반 화소 움직임 벡터 추정으로 이루어져 있는데, 블록 정합 기법을 사용하는 정 화소 움직임 벡터 추정을 위하여 많은 기법들이 제안되어 정 화소 움직임 추정에 소요되는 계산량을 줄였지만, 반 화소 보간과 블록 정합 기법을 사용하는 반 화소 움직임 벡터 추정을 위해서 그렇지 않다. 본 논문에서는 많은 계산량을 필요로 하는 반 화소 움직임 추정을 위한 기법을 제안하였는데, 제안된 기법은 정 화소와 반 화소 사이에 존재하는 움직임 벡터들의 상관성을 이용하였다. 실험을 통하여, 제안된 기법과 일반적으로 반 화소 움직임 추정에 사용되는 기법을 비교하였을 경우, 제안된 기법은 움직임 보상 예측된 화질면에 있어서 약 $0.07\~0.69(dB)$정도 저하되었지만, 탄 화소 움직임 벡터 추정의 속도면에 있어서 약 $2.5\~80$배 이상 높은 성능 향상을 보였다.

• 한국통신학회논문지
• /
• 제31권10C호
• /
• pp.948-955
• /
• 2006

본 논문에서는 정수형 리프팅 기반의 저대역 이동법을 이용한 움직임 추정과 보상방식을 제안하였다. 저대역 이동법(Low-Band-Shift method)은 웨이브렛 계수들의 이동변환 성질을 극복하기 위해 제안된 방법으로 동영상 부호화 시 참조 프레임에 적용하면 정확한 움직임 추정이 가능하여 일반적인 방법보다 압축 대비 우수한 성능을 가지지만, 사용되는 메모리량과 계산량이 많아지는 단점을 가진다. 이를 개선하기 위해 본 논문에서는 웨이브렛에 비해 계산량을 1/2이상 줄일 수 있고 사용되는 메모리 량을 약 7배 이상 줄일 수 있는 정수형 리프팅을 제안하여 저대역 이동법에 적용해 움직임을 추정하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.639-642
• /
• 2005

Motion Estimation(ME) is an important part of video compression, because it requires a large amount of computation. Half-pixel and quarter-pixel motion estimation allows high video compression rates but it also has high computation complexity. In this paper we suggest a new and efficient motion estimation algorithm for half-pixel and quarter-pixel motion estimation using SAD values. In the method, an integer-pixel motion vector is found and then only three neighboring points of the integer-pixel motion vector is evaluated to find the half-pixel motion vector. The quarter-pixel motion vector is also found by using a similar method. Experimental results of our method shows 20% reduction in computation time, when compared with those of a conventional method, while producing same quality motion vectors.

• 한국멀티미디어학회논문지
• /
• 제21권1호
• /
• pp.18-25
• /
• 2018

In High Efficiency Video Coding (HEVC), integer motion estimation (IME) requires a large amount of computational complexity because HEVC adopts the high flexible and hierarchical coding structures. In order to reduce the computational complexity of IME, this paper proposes the search range reduction algorithm, which takes advantage of motion vectors similarity between different layers. It needs only a few modification for HEVC reference software. Based on the experimental results, the proposed algorithm reduces the processing time of IME by 28.1% on average, whereas its the $Bj{\emptyset}ntegaard$ delta bitrate (BD-BR) increase is 0.15% which is negligible.

• 대한전자공학회논문지SP
• /
• 제40권5호
• /
• pp.388-396
• /
• 2003

본 논문에서 정수단위 화소(integer pixel unit)로 움직임 예측(motion estimation)을 수행하는 빠른 움직임 예측(fast motion estimation) 알고리즘을 제안한다. 제안하는 방법은, sum norm을 사용하여 가장 좋은 움직임 벡터를 찾아내는 연속 제거 기법(SEA : Successive Elimination Algorithm)을 기반으로 16×16블록에서는 전체 영역에 대해 검색을 하고 16×8, 8×16, 8×8블록에서는 16×16블록의 움직임 벡터로부터 그 주위 8개의 위치에서 가장 좋은 벡터를 구하고, 8×4, 4×8, 4×4블록은 8×8블록의 움직임 벡터로부터 그 주위 8개의 위치에서 벡터를 검색하여 그 중에서 가장 좋은 움직임 벡터를 찾아내는 것이다. 이러한 움직임 검색(motion search) 방법을 가변 크기 블록(16×16, 16×8, 8×16, 8×8, 8×4, 4×8, 4×4)으로 움직임 예측을 하는 H.264 부호기(encoder)에 적용하였다. 제안하는 검색 알고리즘을 계산 복잡도 측면에서 보면, 조기 종료가 적용 안 된 나선형으로 전체 영역을 검색(Spiral full search without early termination)하는 방법보다 23.8배가 빨라졌고, 4×4 블록들의 계층적 SAD(Sum of Absolute Difference)를 이용하는 빠른 움직임 예측 방식보다 4.6배의 속도증가를 보인다. 반면에 신호 대 잡음 비(PSNR : Peak Signal to Noise Ratio)는 0.1dB에서 0.4dB정도 떨어짐을 보인다.

• 대한전자공학회논문지SD
• /
• 제48권2호
• /
• pp.28-34
• /
• 2011

본 논문에서는 H.264/AVC 인코더를 위한 하드웨어 지향 알고리즘의 정화소 및 부화소 움직임 예측 코어를 제안한다. 정화소 움직임 엔진의 경우 참조블록은 병렬 처리 내의 연속된 현재 블록들에 공유되어 데이터 재사용율을 높이고 오프칩 대역폭을 줄인다. 부화소 움직임 엔진의 경우 두 단계의 순차적 보간 신호 생성 대신 불필요한 후보 위치들 대신 1/2과 1/4 화소정밀도 신호를 병렬 기법으로 생성하여 처리량을 두배로 높인다. 또한 제안하는 H.264 움직임 예측 코어는 Chartered $0.18{\mu}m$ CMOS 1P5M 공정의 MPW(Multi-Project Wafer)를 통해 칩으로 제작되었으며 높은 처리량으로 HDTV 720p 30fps를 실시간 지원한다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제3권6호
• /
• pp.397-403
• /
• 2014

A new video compression standard called High Efficiency Video Coding (HEVC) has recently been released onto the market. HEVC provides higher coding performance compared to previous standards, but at the cost of a significant increase in encoding complexity, particularly in motion estimation (ME). At the same time, the computing capabilities of Graphics Processing Units (GPUs) have become more powerful. This paper proposes a parallel integer-pel ME (IME) algorithm for HEVC on GPU using the Compute Unified Device Architecture (CUDA). In the proposed IME, concurrent parallel reduction (CPR) is introduced. CPR performs several parallel reduction (PR) operations concurrently to solve two problems in conventional PR; low thread utilization and high thread synchronization latency. The proposed encoder reduces the portion of IME in the encoder to almost zero with a 2.3% increase in bitrate. In terms of IME, the proposed IME is up to 172.6 times faster than the IME in the HEVC reference model.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2009년도 IWAIT
• /
• pp.321-325
• /
• 2009

Sub-pel level motion estimation contributes to significant increase in R-D performance for H.264|MPEG 4 Part 10 AVC. However, several supplements, such as interpolation, block matching, and Hadamard transform which entails large computational complexity of encoding process, are essential to find best matching block in sub-pel level motion estimation and compensation. In this paper, a fast motion estimation scheme in sub-pel accuracy is proposed based on a parabolic model of SAD to avoid such computational complexity. In the proposed scheme, motion estimation (ME) is only performed in integer-pel levels and the following sub-pel level motion vectors are found from the parametric SAD model for which the model parameters are estimated from the SAD values obtained in the integer-pel levels. Fall-back check is performed to ensure the validity of the parabolic SAD model with the estimated parameters. The experiment result shows that the proposed scheme can reduce the motion estimation time up to about 30% of the total ME times in average with negligible amount of PSNR drops (0.14dB in maximum) and bit increments (2.54%in maximum).

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권5호
• /
• pp.430-442
• /
• 2013

This paper presents a fast multi-reference frame integer motion estimator for H.264/AVC. The proposed system uses the previously proposed fast multi-reference frame algorithm. The previously proposed algorithm executes a full search area motion estimation in reference frames 0 and 1. After that, the search areas of motion estimation in reference frames 2, 3 and 4 are minimized by a linear relationship between the motion vector and the distances from the current frame to the reference frames. For hardware implementation, the modified algorithm optimizes the search area, reduces the overlapping search area and modifies a division equation. Because the search area is reduced, the amount of computation is reduced by 58.7%. In experimental results, the modified algorithm shows an increase of bit-rate in 0.36% when compared with the five reference frame standard. The pipeline structure and the memory controller are also adopted for real-time video encoding. The proposed system is implemented using 0.13 um CMOS technology, and the gate count is 1089K with 6.50 KB of internal SRAM. It can encode a Full HD video ($1920{\times}1080P@30Hz$) in real-time at a 135 MHz clock speed with 5 reference frames.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.383-384
• /
• 2007

In this paper, we propose the new and simple method for sub-pixel block search algorithm by only using integer-pixel for motion estimation and compensation. In many papers, the fast search block match algorithms based on TSS have been proposed. However, these methods could be achieved a little reduction of the computational complexity. All of searching points by 1/4-pixel have own predicted integer-pixel SAD array. Therefor, if we know initial nine SAD values by integer, which is on the searching area of the reference frame, then we can find optimal searching point by 1/4-pixel, directly.