• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 1999년도 춘계학술대회 논문집
• /
• pp.1-5
• /
• 1999

An ATM switch is the basic component of an ATM network, and its functioning is to switch incoming cells arriving at an input port to the output port associated with an appropriate virtual path. In case of an ATM switch with buffer sharing scheme, the performance analysis is very difficult due to the interactions between the address queues. In this paper, the influences of the degree of traffic burstiness and some traffic routing properties are investigated by using the simulation. Also, some cell access strategies including priority access and cell dropping are compared in terms of cell loss probability.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1991년도 추계종합학술발표회논문집
• /
• pp.141-144
• /
• 1991

In this paper, we analyze the performance of ATM switch with output buffer which has a space priority control mechanism. As we assumed that the input traffic consists of loss tolerable voice and loss sensitive data, we modeled it with MMPP(Markov Modulated Poisson Process). We confirmed that the loss probability of loss sensitive traffic decreases when we use the space priority control mechanism.

• ETRI Journal
• /
• 제36권6호
• /
• pp.924-930
• /
• 2014

This paper presents a $0.13{\mu}m$ CMOS 3-level envelope delta-sigma modulation (EDSM) RF signal generator, which synthesizes a 2.6 GHz-centered fully symmetrical 3-level EDSM signal for high-efficiency power amplifier architectures. It consists of an I-Q phase modulator, a Class B wideband buffer, an up-conversion mixer, a D2S, and a Class AB wideband drive amplifier. To preserve fast phase transition in the 3-state envelope level, the wideband buffer has an RLC load and the driver amplifier uses a second-order BPF as its load to provide enough bandwidth. To achieve an accurate 3-state envelope level in the up-mixer output, the LO bias level is optimized. The I-Q phase modulator adopts a modified quadrature passive mixer topology and mitigates the I-Q crosstalk problem using a 50% duty cycle in LO clocks. The fabricated chip provides an average output power of -1.5 dBm and an error vector magnitude (EVM) of 3.89% for 3GPP LTE 64 QAM input signals with a channel bandwidth of 10/20 MHz, as well as consuming 60 mW for both channels from a 1.2 V/2.5 V supply voltage.

• 한국정보과학회논문지:정보통신
• /
• 제29권5호
• /
• pp.553-561
• /
• 2002

이 논문에서는 자원을 공유하는 여러 개의 QoS(Quality of Service) 큐(queue)를 서비스하기 위한 새로운 서비스 규칙 - 선형 서비스 규칙을 제안하고, 그 특징을 분석하였다. 제안하는 선형 서버는 각각의 큐에 대한 출력 트래픽(traffic) 및 고객 수 과정을 입력 트래픽의 선형 함수로 만든다 특히 입력 트래픽이 가우스 분포를 갖는 경우에는 큐 길이의 분포와 출력 트래픽 분포가 모두 가우스 분포를 갖게 하며, 그 분포의 평균과 분산이 입력 트래픽의 평균과 전력 스펙트럼(power Spectrum)의 함수로 나타나게 한다. 중요한 QoS 척도인 버퍼 넘침 확률 및 지연 분포 역시 입력 트래픽의 평균과 전력 스펙트럼의 함수로 나타나게 된다. 이 연구는 네트워크의 각 노드를 하나의 선형 필터로 볼 수 있게 하므로, 선형 시스템 이론에 기초한 네트워크 전반에 걸친 트래픽 관리 기술의 새로운 방향을 제시하였다.

• 대한의용생체공학회:의공학회지
• /
• 제12권2호
• /
• pp.107-112
• /
• 1991

In this paper, we have developed page level input system of the character reading aid for the blind. Input toys)ems arse consisted with 512 pixels line image sensor, optical lento, digital interface for the computer and its control software. Input buffer size of the computer memory that for the single scanning of printed matters Image is 64kB. Image patterns of the reading characters which stored in system memory are converted to tactile character patterns that would be output to the bimorph tactile sensor by software control.

• 인터넷정보학회논문지
• /
• 제3권3호
• /
• pp.87-93
• /
• 2002

복잡한 통신망과 병렬컴퓨터에서는 효율적인 상호 연결을 위해 스위치가 중요한 영향을 미친다. 이 스위치는 라우팅 정보에 따라서 입력포트와 출력포트 사이에 연결을 해주는 역할을 하게 된다. 따라서 스위치에 성능을 향상시키는 것은 중요한 일이다. 본 논문에서 제안한 스위치는 컴퓨터 시뮬레이션 결과 입력버퍼형 보다 최대처리율이 11%이상 향상되었고, 다른 반얀형 스위치들에 비하여 성능과 하드웨어 양을 비교하여 볼 때 좋은 결과를 얻었다. 따라서 이 스위치는 VLSI 칩으로 구현될 경우 초고속 ATM-LAN 과 병렬컴퓨터를 개발하는데 유용하게 활용될 수 있을 것이다. 제안된 반얀형 스위치는 MAX$＋^+$PLUSII, VHDL을 이용하여 설계 및 검증을 하고 시뮬레이션을 하였다

• 한국통신학회논문지
• /
• 제21권1호
• /
• pp.119-130
• /
• 1996

This paper is the part I of the full study about improved structure of fully interconnected ATM switch to develop the small sized switch element and practical implemention of switch network. This part I paper describes about proposed switch structure, performance evaluations and some of considerations to practical implementation. The proposed structure is constructed of two step buffering scheme in a filtered multiplexer. First step buffering is carried out by small sized dedicated buffers located at each input port. And second step buffering is provided by a large sized common buffer at the output port. To control bursty traffic, we use speed up factor in multiplexing and priority polling according to the levels of buffer occupancy. Proposed structure was evaluated by computer simulation with two evaluation points. One is comparision of multiplexing discipline between hub polling and priority polling. The ogher is overall which should be considered to improve the practical implementation.

• 전자공학회논문지B
• /
• 제30B권9호
• /
• pp.94-105
• /
• 1993

In this paper propose a Koaren character recognition system using a neural network is proposed. This system is a multilayer neural network based on the masking field model which consists of a input layer, four feature extraction layers which extracts type, direction, stroke, and connection features, and an output layer which gives us recognized character codes. First, 4x4 subpatterns of an NxN character pattern stored in the input buffer are applied into the feature extraction layers sequentially. Then, each of feature extraction layers extracts sequentially features such as type, direction, stroke, and connection, respectively. Type features for direction and connection are extracted by the type feature extraction layer, direction features for stroke by the direction feature extraction layer and stroke and connection features for stroke by the direction feature extraction layer and stroke and connection features for the recongnition of character by the stroke and the connection feature extractions layers, respectively. The stroke and connection features are saved in the sequential buffer layer sequentially and using these features the characters are recognized in the output layer. The recognition results of this system by tests with 8 single consonants and 6 single vowels are promising.

• 한국항행학회논문지
• /
• 제19권1호
• /
• pp.66-73
• /
• 2015

본 논문에서는 사물인터넷 환경에서 저전력 동작과 에너지 하비스팅이 가능한 스마트 비디오 디바이스의 구조와 에너지 제어모델을 제안한다. 스마트 비디오 디바이스는 프로세서, 이미지 센서, 비디오 코덱, 네트워크 제어기 모듈들로 구성된다. 제안하는 에너지 제어 모델은 이미지 센싱, 비디오 부호화, 전송 시 에너지 소비량 출력과 태양전지를 통한 하비스팅 에너지 입력을 이용하여 에너지 버퍼인 배터리 입출력 관계로 정의된다. 화면률, 양자화 계수, 프로세서 동작 주파수를 에너지 레벨과 기능 블록들의 에너지 소비 제어 계수로 사용한다. 제안하는 에너지 제어 모델은 스마트폰 기반으로 에너지 제어 계수들에 따른 에너지 소비량 측정을 통해 검증되었으며, 에너지 하비스팅 기능을 이용한 지속 가능한 스마트 비디오 디바이스 설계에 활용될 수 있다.

• 한국정보통신학회논문지
• /
• 제8권6호
• /
• pp.1166-1174
• /
• 2004

본 논문은 TCP/IP 프로토콜 스택을 위한 RISC 기반 송신 래퍼 프로세서의 설계를 기술하였다. 설계된 프로세서는 이중 뱅크 구조를 갖는 입출력 버퍼, 32 비트 RISC 마이크로프로세서, 온라인 체크섬 계산 기능을 갖는 DMA 모듈, 메모리 모듈로 구성되어 있다. TCP/IP 프로토콜의 다양한 동작모드를 지원하기 위해 기존의 상태 머신 기반의 설계 방식이 아닌 RISC 프로세서에 기반을 둔 하드웨어-소프트웨어 공동설계 설계기법이 사용되었다. 데이터 전달 동작과 체크섬 동작의 순차적인 수행에 기인한 커다란 지변 시간을 제거하기 위해, 데이터 전달 동작과 병렬적으로 체크섬 동작을 수행할 수 있는 DMA 모듈이 채택되었다. 가변 크기의 입출력 버퍼를 제외한 프로세서는 0.35${\mu}m$ CMOS 공정 조건에서 약 23,700개의 게이트로 구성되며, 최대 동작 주파수는 약 167MHz를 가짐을 확인하였다.