• 한국인터넷방송통신학회논문지
• /
• 제20권4호
• /
• pp.129-133
• /
• 2020

본 논문에서는 W-대역 저잡음증폭기의 온도에 따른 이득 변동을 경감시킬 수 있는 온도보상회로를 기술하였다. 제안된 캐스코드 온도보상 바이어스회로는 공통-소스 저잡음증폭기의 게이트 바이어스를 자동으로 조절하여 소신호 이득의 변화를 억제한다. 설계된 회로는 100-nm GaAs pHEMT 공정 디자인킷으로 구현되었다. 제안된 바이어스 회로를 적용한 W-대역 저잡음증폭기의 시뮬레이션 이득값은 -35~71℃ 범위에서 20 dB 이상, ±0.8 dB 내의 변동값을 보였다. 본 논문에서 제시한 회로는 레이더용 밀리미터파 수신기에 적용되어 안정적인 성능을 낼 수 있을 것으로 기대된다.

• 한국정보통신학회논문지
• /
• 제8권2호
• /
• pp.227-231
• /
• 2004

본 논문에서는 TRW사의 InGaAs/GaAs p-HEMT 공정의 쇼트키 다이오드를 이용하여 Ka대역용 하향수신변환기에 이용할 수 있는 MMIC(Monolithic Microwave Integrated Circuit) 주파수 혼합기를 설계 및 제작하였다. RF는 30.6∼31.0 ㎓이고 LO 9.8 ㎓를 이용하여 IF 20.8∼21.2 ㎓를 얻을 수 있는 본 MMIC 주파수 혼합기는 발룬의 크기를 줄이기 위해 LO와 IF 단자를 서로 바꾸어 설계함으로써 전체 회로의 크기를 줄일 수 있었다. 제작된 MMIC 주파수 혼합기의 크기는 3000umx1500um이며 on-wafer 측정 결과 대역 내에서 7.8㏈ 이하의 변환손실을 얻었다. 또한 27㏈ 이상의 LO-RF 격리도, 19㏈ 이상의 LO-IF 격리도 및 39㏈ 이상의 RF-IF 격리도를 각각 얻었다.

• 대한전자공학회논문지TC
• /
• 제42권7호
• /
• pp.57-62
• /
• 2005

본 논문에서는 마이크로파 SPDT 스위치를 GaAs pHEMT 공정을 이용하여 설계 및 제작하였다. 광대역 스위치 설계를 위하여 CPW로 구현한 임피던스 변환회로를 삽입하여 온-저항과 오프-커패시턴스를 줄임으로서 낮은 삽입손실과 높은 격리도를 갖는 구조를 구현하였다. 변환회로를 구성하는 전송선로의 소자 개수와 병렬로 삽입되는 FET의 개수는 시물레이션을 통해 최적의 값으로 설계하였다. 설계된 스위치의 측정 결과 53$\~$ 61 GHz 대역에서 2.6 dB 이하의 삽입손실과 24 dB 이상의 격리도를 얻었다.

• 한국전자파학회논문지
• /
• 제25권5호
• /
• pp.504-514
• /
• 2014

본 논문에서는 X-대역 능동 위상 배열 레이더 시스템에 사용되는 MMIC 다기능 칩을 0.5 ${\mu}m$ p-HEMT 상용 공정을 이용하여 저전력 특성을 가지도록 개발하였다. 다기능 칩은 6-비트 디지털 위상 천이 기능, 6-비트 디지털 감쇠 기능, 송/수신 모드 선택 기능, 신호 증폭 기능 등의 다양한 기능을 제공한다. $16mm^2(4mm{\times}4mm)$ 칩 크기의 소형으로 제작된 MMIC 다기능 칩은 7~11 GHz에서 10 dB의 송/수신 이득 특성과 14 dBm의 P1dB 특성을 가지며, DC 소모 전력이 0.6 W로 매우 낮은 저전력 특성을 보였다. 그리고 6-비트, 64 상태에 대해 위상 천이 특성과 감쇠 특성의 측정 결과, 동작 주파수에서 $3^{\circ}$의 RMS(Root Mean Square) 위상 오차와 0.6 dB의 RMS 감쇠 오차를 보였다.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2008년도 Asian Magnetics Conference
• /
• pp.154.2-154.2
• /
• 2008

• 대한전자공학회논문지TC
• /
• 제48권1호
• /
• pp.97-101
• /
• 2011

개인 휴대통신의 서비스 대역에 대응하는 4중 대역 p-HEMT SP6T 스위치를 구현하였다. 낮은 삽입손실과 높은 격리특성을 달성하기 위하여, 트랜지스터 단위소자의 최적화를 통해 On-Off간 상호 보완적 관계를 고려하였으며, 특히 송수선간 격리 특성의 경우, 큰 커패시터 삽입을 통하여 우수한 격리 특성을 달성하는 동시에 단일의 전압제어와 백비아를 사용한 접지를 통해 소형화를 달성하였다. 구현된 SP6T 스위치는 $950um{\times}100um$의 크기를 가지며 공정상 게이트 우물의 오류를 감안할 때, 각 주파수 대역에서 우수한 삽입손실 및 격리특성을 확인 할 수 있었다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2000년도 종합학술발표회 논문집 Vol.10 No.1
• /
• pp.179-182
• /
• 2000

BWLL용 Ka-Band MMIC 저잡음 증폭기 칩을 InGaAs/GaAs 0.15um Gate 길이의 p-HEMT 공정을 이용하여 개발하였다. 칩 크기 2.5$\times$1.5$\textrm{mm}^2$의 2단으로 설계된 칩의 On-wafer 측정 결과, 24～27 GHz BWLL 주파수 대역에서 최소 19$\pm$0.2dB 이득과 최대 1.7dB의 잡음 지수와 최소 13dB의 반사손실의 특성을 얻었다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2001년도 종합학술발표회 논문집 Vol.11 No.1
• /
• pp.279-282
• /
• 2001

Ka-Band MMIC Mixer 칩 을 InGaAs/GaAs p-HEMT 공정의 Schottky Diode을 이용하여 개발하였다 설계된 칩은 상/하향 주파수 변환기로 사용할 수 있으며 Double Balance 구조로 되어있다. 크기 3.0$\times$2.4 $\textrm{mm}^2$ 칩의 On-wafer측정 결과, RF주파수 24～27 GHz와 LO주파수 16.28 GHz, IF 주파수 7.72～10.72GHz 상/하향에 대해서, 변환손실 <7dB와 Port별 격리도 >20dBc의 특성을 얻었다.

• 한국전자파학회논문지
• /
• 제25권1호
• /
• pp.53-61
• /
• 2014

본 논문에서는 고조파 정합 기법을 이용하여 고효율 GaN HEMT 전력 증폭기를 설계 및 제작하고, 그 특성을 측정하였다. 고효율 특성을 얻기 위해 고조파 로드풀 시뮬레이션을 활용하였다. 즉, 기본 주파수뿐만 아니라 2차, 3차 등의 고조파에서 최적의 부하 임피던스를 찾아내었다. 이러한 고조파 로드풀 시뮬레이션 결과를 바탕으로 출력 정합 회로를 설계하였다. 제작한 전력 증폭기는 중심 주파수 1.85 GHz에서 선형 전력 이득 20 dB 및 33.7 dBm의 $P_{1dB}$(1 dB gain compression point) 특성을 보였다. 그리고, 출력 전력 38.6 dBm에서 80.9 %의 최대 전력 부가 효율(Power Added Efficiency: PAE)을 나타냈으며, 이는 기존에 설계된 고효율 전력 증폭기와 비교했을 때 아주 우수한 효율 특성이다. 또한, W-CDMA 신호입력에 대한 측정 결과, 28.4 dBm의 평균 출력 전력에서 27.8 %의 PAE와 5 MHz offset 주파수에서 -38.8 dBc의 ACLR (Adjacent Channel Leakage Ratio)을 보였다. 그리고, 다항식 맞춤 방식의 디지털 전치 왜곡(Digital Predistortion: DPD) 선형화 알고리듬을 구현하여 제작된 전력 증폭기의 ACLR을 6.2 dB 정도 향상시킬 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권1호
• /
• pp.27-32
• /
• 2003

Highly reproducible side-wall process for the fabrication of the fine gate length as small as 40nm was developed. This process was utilized to fabricate 40nm InGaAs HEMTs with the 65% strained channel. With the usage of the dual $SiO_2$ and $SiN_x$ dielectric layers and the proper selection of the etching gas, the final gate length (Lg) was insensitive to the process conditions such as the dielectric over-etching time. From the microwave measurement up to 40GHz, extrapolated fT and fmax as high as 371 and 345 GHz were obtained, respectively. We believe that the developed side-wall process would be directly applicable to finer gate fabrication, if the initial line length is lessened below the l00nm range.