• 제목/요약/키워드: Implementation Phase

검색결과 1,243건 처리시간 0.04초

국내 건설VE 운영현황과 발전방향 (Implementation Status and Improvement Strategy of the Value Engineering in Domestic Construction Industry)

  • 서용칠
    • 한국건설관리학회:학술대회논문집
    • /
    • 한국건설관리학회 2007년도 정기학술발표대회 논문집
    • /
    • pp.137-144
    • /
    • 2007
  • 국내에서 활용가능한 VE형태는 2000년 3월 제정된 건설기술관리법 시행령 제38조13(설계의 경제성등 검토)에 근거한 설계VE와, 국가계약법 시행령 제65조에 근거한 기술개발보상제도에 의한 시공VE이다. 특히 건설기술관리법 시행령과 건설교통부의 설계VE 시행지침의 수립은 그간 민간 및 타 분야에서 활용되었던 VE를 제도적으로 규정함으로써 체계적인 VE를 실행할 수 있는 된 계기가 되었고, 이후 VE는 질적, 양적으로 증가하게 되었다. 또한 2005년에는 건설기술관리법 시행령을 개정하여 설계VE 대상공사를 당초 500억이상의 공사에서 100억이상의 공사로 확대하였으며, 건설교통부 및 조달청에서 각각 고시한 건설사업관리자 사업수행능력 세부평가기준에서 설계VE 우수업체에 가점을 부여하는 등 국내 건설VE는 계혹해서 확대될 전망이다. 본 연구에서는 도입된지 25년이 된 기술개발보상제와 7년이 지난 설계VE의 운영현황과 문제점을 살펴보고, VE적용성과를 더욱 높일 수 있는 발전방향을 제안하고자 한다.

  • PDF

주파수 도약용 표본클럭 합성 계수 방식의 직접 디지틀 주파수 합성기 구현에 관한 연구 (A Study on the Implementation of Direct Digital Frequency Synthesizer using the synthesized Clock Counting Method to make the State of randomly Frequency Hopping)

  • 장은영;이성수;김원후
    • 한국통신학회논문지
    • /
    • 제16권10호
    • /
    • pp.914-924
    • /
    • 1991
  • 랜덤한 주파수도약을 실현하기 위해 기존의 PLL(Phase Locked Loop)방식이 많이 사용 되었으나 locking time이 소요되는바, 출력주파수의 졍현파형을 직접 합성하는 직접 디지털 주파수 합성방식을 이용하여 이러한 단점을 없앨 수 있으나. 기존의 위상누적 방식을 이용한 직접 디지털 주파수 합성방식에서는 합성 파형상에 위상 왜곡이 수반되어 불요잡음이 크게 나타났다. 이러한 단점을 개선하기 위해 위상누적 방식에 관한 이론을 고찰하고 새로운 방식의 이론식을 유도하여 이에 적합한 시스템을 구성하였다. 또한 합성된 출력주파수의 정현파형에 대한 스펙트럼 분석과 PN(pseudo Noise)부호를 사용한 순시적인 주파수 도약상태의 확인 결과, 기존의 위상누적 방식보다 불요잡음 전력레벨이 10~25dB 줄고 주파수 대역도 420kHz까지 확장 가능함을 알았다.

  • PDF

3상 PFC 부스트 컨버터를 채용한 상압플라즈마 세정기용 고역률 정형파 펄스 출력형 전원장치에 관한 연구 (A Study On High Power Factor Sine Pulse Type Power Supply For Atmospheric Pressure Plasma Cleaning System with 3-Phase PFC Boost Converter)

  • 한희민;김민영;서광덕;김준석
    • 전력전자학회논문지
    • /
    • 제14권1호
    • /
    • pp.72-81
    • /
    • 2009
  • 본 논문에서는 대기압 플라즈마 발생용 정현파펄스형 교류 전원 장치에 대한 연구를 진행하였다. 정현파펄스형 전원장치는 기존의 LC공진을 이용한 교류 전원장치보다 높은 dv/dt를 갖게 되므로 안정적인 플라즈마 공급이 가능하며 펄스형에 비해 고조파 노이즈가 적고, 정전류 턴온-영전압 턴오프 형태로 동작하므로 매우 높은 효율을 갖는다. 또한 플라즈마 점화 기능을 강화하고 안정적인 전압제어를 위해 3상 부스트형 컨버터를 입력단에 사용하여 입력 역률이 매우 높은 시스템을 구성할 수 있다. 실험실 수준의 10kW부하시설을 사용하여 본 연구의 결과를 입증하였다.

An R package UnifiedDoseFinding for continuous and ordinal outcomes in Phase I dose-finding trials

  • Pan, Haitao;Mu, Rongji;Hsu, Chia-Wei;Zhou, Shouhao
    • Communications for Statistical Applications and Methods
    • /
    • 제29권4호
    • /
    • pp.421-439
    • /
    • 2022
  • Phase I dose-finding trials are essential in drug development. By finding the maximum tolerated dose (MTD) of a new drug or treatment, a Phase I trial establishes the recommended doses for later-phase testing. The primary toxicity endpoint of interest is often a binary variable, which describes an event of a patient who experiences dose-limiting toxicity. However, there is a growing interest in dose-finding studies regarding non-binary outcomes, defined by either the weighted sum of rates of various toxicity grades or a continuous outcome. Although several novel methods have been proposed in the literature, accessible software is still lacking to implement these methods. This study introduces a newly developed R package, UnifiedDoseFinding, which implements three phase I dose-finding methods with non-binary outcomes (Quasi- and Robust Quasi-CRM designs by Yuan et al. (2007) and Pan et al. (2014), gBOIN design by Mu et al. (2019), and by a method by Ivanova and Kim (2009)). For each of the methods, UnifiedDoseFinding provides corresponding functions that begin with next that determines the dose for the next cohort of patients, select, which selects the MTD defined by the non-binary toxicity endpoint when the trial is completed, and get oc, which obtains the operating characteristics. Three real examples are provided to help practitioners use these methods. The R package UnifiedDoseFinding, which is accessible in R CRAN, provides a user-friendly tool to facilitate the implementation of innovative dose-finding studies with nonbinary outcomes.

셀기반 평활화 유한요소법에 기반한 위상분야법을 이용한 준취성 및 취성 파괴 시뮬레이션 (Quasi-brittle and Brittle Fracture Simulation Using Phase-field Method based on Cell-based Smoothed Finite Element Method)

  • 이창계;;이정재
    • 한국전산구조공학회논문집
    • /
    • 제36권5호
    • /
    • pp.295-305
    • /
    • 2023
  • 본 연구에서는 평활화 유한요소법(Smoothed finite element method)을 도입한 위상분야법(Phase-field method)에 대해 소개하고자 한다. 위상분야법은 최근 균열 개시 및 전파 해석에 많이 사용되는 기법으로 균열 표면을 추적하기 위한 추가적인 처리기법이 필요하지 않는 특징이 있다. 위상분야법에서 복잡한 균열 전파를 포착하기 위해 높은 정확도의 변형률 에너지를 평활화 유한요소법을 도입하여 계산하였다. 평활화 유한요소법은 유한요소를 하위 셀로 나누고 각각의 하위 셀을 평활화 영역으로 재조립하여 변형률 에너지를 계산하게 된다. 또한 해석 시간 단축을 위하여 쿼드트리 요소망을 제안한 기법에 사용하였다. 수치 예제를 통하여 제안한 기법을 참조해 및 유한요소법과 비교하여 검증하였다.

화산재해대응시스템 고도화를 위한 응용아키텍처 재설계 (Redesign Application Architecture for Advanced Volcanic Disaster Response System)

  • 윤준희;김태훈;김두식
    • 한국산학기술학회논문지
    • /
    • 제19권3호
    • /
    • pp.90-95
    • /
    • 2018
  • 한반도는 더 이상 화산재해로부터 안전한 지역이 아니다. 따라서 대한민국 정부는 2014년부터 화산재해에 의한 피해를 예측하고 대응하는 공간정보 기반의 시스템 구축기술을 개발하여 왔다. 이 기술의 결과물인 화산재해대응시스템은 1단계로 2016년도에 구축이 완료되었다. 이후 사용자 요구사항을 반영한 고도화를 위해 2단계 구축기술이 개발되고 있다. 기존 시스템을 고도화하기 위해서는 아키텍처를 재설계 하는 것이 필수적이다. 본 논문은 화산재해대응시스템 고도화를 위한 응용아키텍처의 재설계를 다루었다. 첫째, 1단계에 구축되었던 시스템의 기존 응용아키텍처를 분석하였다. 둘째, 시스템 고도화를 위한 사용자 요구를 분석하였다. 분석된 사용자의 요구사항은 시나리오 지향에서 업무지향형으로의 변화, 정확도 제고를 위한 기능의 추가, 그리고 공간 및 재해대상의 확대기능 추가의 범주로 분류될 수 있다. 셋째, 기존 시스템 아키텍처와 사용자의 요구사항에 대한 차이를 분석하여 응용아키텍처를 재설계하였다. 본 연구에서 제시된 응용아키텍처의 재설계는 엔터프라이즈 아키텍처 구조에 기반을 두어 책임자 관점의 응용시스템 구조도와 응용기능 기술서로 표현되었다. 본 연구의 결과는 시스템 구축을 위한 설계자 관점의 응용모듈 설계서와 응용모듈 상세기술서 도출에 활용될 것이다. 또한 시스템 구축을 위한 하드웨어 아키텍처와 소프트웨어 아키텍처의 구성방안이 추가로 연구되어야 할 것이다.

Fractional Multi-bit Differential Detection Technique for Continuous Phase Modulation

  • Lee, Kee-Hoon;Seo, Jong-Soo
    • ETRI Journal
    • /
    • 제26권6호
    • /
    • pp.635-640
    • /
    • 2004
  • A new low-complexity differential detection technique, fractional multi-bit differential detection (FMDD), is proposed in order to improve the performance of continuous phase modulation (CPM) signals such as Gaussian minimum shift keying (GMSK) and Gaussian frequency shift keying (GFSK). In comparison to conventional one-bit differential detected (1DD) GFSK, the FMDD-employed GFSK provides a signal-to-noise ratio advantage of up to 1.8 dB in an AWGN channel. Thus, the bit-error rate performance of the proposed FMDD is brought close to that of an ideal coherent detection while avoiding the implementation complexity associated with the carrier recovery. In the adjacent channel interference environment, FMDD achieves an even larger SNR advantage compared to 1DD.

  • PDF

레졸버 기반의 절대위치 검출 센서 드라이버의 FPGA 구현 (FPGA Implementation of Resolver-based Absolute Position Sensor Driver)

  • 전지혜;신동윤;양윤기;황진권;이창수
    • 제어로봇시스템학회논문지
    • /
    • 제13권10호
    • /
    • pp.970-977
    • /
    • 2007
  • Absolute position detector which is one of the major equipment in the field of factory automation, not only perceives the absolute position of the rotary machine but also outputs switch data according to the given angle. Absolute position detector is composed of sensor module and its controller. In this paper, a sensor driver is implemented using FPGA with VHDL. This chip has a less form factor than conventional circuit. A test shows reliable precision within THD(total harmonic distortion) of 0.2% which can be applicable commercially. Also, FPGA-based phase error compensation methods were newly discussed. In the future, more research will be conducted to enhance the precision by the introduction of 3-phase transformer.

Weighted Least-Squares Design and Parallel Implementation of Variable FIR Filters

  • Deng, Tian-Bo
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2002년도 ITC-CSCC -1
    • /
    • pp.686-689
    • /
    • 2002
  • This paper proposes a weighted least-squares(WLS) method for designing variable one-dimensional (1-D) FIR digital filters with simultaneously variable magnitude and variable non-integer phase-delay responses. First, the coefficients of a variable FIR filter are represented as the two-dimensional (2-D) polynomials of a pair of spectral parameters: one is for tuning the magnitude response, and the other is for varying its non-integer phase-delay response. Then the optimal coefficients of the 2-D polynomials are found by minimizing the total weighted squared error of the variable frequency response. Finally, we show that the resulting variable FIR filter can be implemented in a parallel form, which is suitable for high-speed signal processing.

  • PDF

전압강하 보상을 위한 승압형 단상 인버터 시스템의 설계 및 구현 (Design and Implementation of Boost Type Single Phase Inverter System for Compensation of Voltage Sag)

  • 이승용;서영민;홍순찬
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2011년도 추계학술대회
    • /
    • pp.219-220
    • /
    • 2011
  • In this paper, 300[W] class boost type single phase inverter system which can compensate voltage sag was designed. If the voltage sag has appeared in input voltage, the boost converter would be operated to compensate it. The system is designed for that the THD of ouput voltage is below 5[%] and steady state error of output voltage is below 1[%]. The system was verified through experiments.

  • PDF