• 융합신호처리학회논문지
• /
• 제9권3호
• /
• pp.213-218
• /
• 2008

본 논문은 양방향 위성 멀티미디어 통신시스템의 멀티미디어 STB (Multimedia Set-Top-Box)을 위한 하드웨어 기반의 고속 멀티미디어데이터 재조합 프로세서 설계 및 구현에 관한 것이다. 기존의 위성 멀티미디어 STB에서는 수신된 멀티미디어 데이터 재조합 기능을 STB의 CPU 소프트웨어 기반으로 처리하였다. 광대역 멀티미디어 서비스가 증대됨에 따라 STB의 CPU 부하가 증대되어 수신되는 멀티미디어 데이터 재조합 처리 성능이 제한되는 현상이 발생한다. 이러한 문제점을 해결하여 다양한 광대역 멀티미디어 서비스를 원활하게 처리할 수 있는 하드웨어 기반의 고속 멀티미디어 데이터 재조합 프로세서를 제안하였다. 구현된 멀티미디어 데이터 재조합 프로세서는 상용 FPGA, PCI 인터페이스 칩, 램 메모리 등으로 구현되었으며 위성 멀티미디어 시스템의 멀티미디어 STB에 실장하여 기능과 성능을 검증하였다. 제시된 요구기능을 모두 만족하였으며 최대 116 Mbps 처리 성능과 실용성을 확인하였다.

• 제어로봇시스템학회논문지
• /
• 제5권6호
• /
• pp.691-697
• /
• 1999

This paper describes the implementation of a high speed image processing board. This image processing board is consist of a image acquisition part and a image processing part. The image acquistion part is digitizing the image input data from CIS and save it to the dual port RAM. By putting on the dual port memory between two parts, during acquistion of image, the image processing part can be effectively processing of large-volume image data. Most of all image preprocessing part are integrated in a large-scaled FPGA. We arwe using ADSP-2181 of the Analog Device Inc., LTD. for a image processing part, and using the available all memory of DSP for the large-volume image data. Especially, using of IDMA exchanges the data with the external microprocessor or the external PC, and can watch the result of image processing and acquired image. Finally, we show that an implemented image processing board used for the simulation of image retreval by the one of the typical application.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2009년도 춘계학술대회 논문집
• /
• pp.242-243
• /
• 2009

Friction stir welding and friction stir processing is a new solid state processing technique for ioining and micro..structural modification in metallic materials. It has been applied not only joining for light metals but also modification of the microstructure to enhance mechanical properties. In thin study, we investigated the mechanical properties for applied friction stir welding and processing under various parameters such as probe diameter, probe type, traveling speed and rotating speed for 5456-H116 AI allov. As a result of experiments, optimum condition of friction stir welding is traveling speed of 15mm/min, rotating speed of 500RPM at 6mm diameter probe. Moreover, in the case of friction stir processing, the optimum condition is traveling speed of 15mm/min, rotating speed of 250RPM at full screw probe. As above mentioned, the mechanical characteristics enhanced with the decreasing of traveling speed and the increasing of friction areas because of plastic flow due to high friction heat. These result can be used as reference data for ship repairment.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1296-1299
• /
• 2002

We implemented a CD signal processor operated on a CAV 48-speed CD-ROM drive into a VLSI. The CD signal processor is a mixed mode monolithic IC including servo-processor, data recovery, data-processor, and I-bit DAC. For servo signal processing, we included a DSP core, while, for CAV mode playback, we adopted a PLL with a wide recovery range. Data processor (DP) was designed to meet the yellow book specification.［2］So, the DP block consists of EFM demodulator, C1/C2 ECC block, audio processor and a block transferring data to an ATAPI chip. A modified Euclid's algorithm was used as a key equation solver for the ECC block To achieve the high-speed decoding, the RS decoder is operated by a pipelined method. Audio playability is increased by playing a CD-DA disc at the speed of 12X or 16X. For this, subcode sync and data are processed in the same way as main data processing. The overall performance of IC is verified by measuring a transfer rate from the innermost area of disc to the outermost area. At 48-speed, the operating frequency is 210 ㎒, and this chip is fabricated by 0.35 um STD90 cell library of Samsung Electronics.

• Journal of Advanced Marine Engineering and Technology
• /
• 제32권3호
• /
• pp.437-445
• /
• 2008

This paper deals with the experimental assessment of the vibration suppression of the smart structures. First. we have presented a new high-speed active control system using the DSP320C6713 microprocessor. A peripheral system developed is composed of a data acquisition system, N/D and D/A converters, piezoelectric (PZT) actuator/sensors, and drivers for fast data processing. Next, we have tested the processing time of the peripheral devices, and provided the corresponding test results. Since fast data processing is very important in the active vibration control of the structures, we have focused on achieving the fast loop times of the control system. Finally, numerous experiments were carried out on the aluminum plate to validate the superior performance of the vibration control system at different control loop times.

• 한국컴퓨터정보학회논문지
• /
• 제12권1호
• /
• pp.155-160
• /
• 2007

고속 데이터 전송에 적합한 Multi-Code CDMA 시스템은 출력이 Multi-Level이 됨으로써 출력신호의 복잡성과 출력단에 선형적인 증폭기를 사용하므로 고가, 고복잡성 등의 단점을 가진다. 이러한 단점을 보완하고자 기존 CDMA 기술에 기반을 둔 Binary CDMA 기술이 제안되었다. Binary CDMA 시스템에서 고속 데이터 연산 시 병목현상이 발생되는 코릴레이터는 동기획득시 매우 중요한 파라미터이다. 기존의 코릴레이터는 전력소모가 작다는 장점이 있지만 코릴레이션의 값을 얻기 위해 여러단의 가산을 거쳐야 하므로 연산량이 많아 처리 속도가 낮은 단점을 가지고 있다. 그러므로 본 논문은 Binary CDMA 시스템에서 고속의 데이터를 처리할 수 있으며 데이터 량이 증가하더라도 칩 면적이 독립적이며 전력소모가 일정한 구조를 가지는 코릴레이터를 제안하였다.

• 한국전자통신학회논문지
• /
• 제3권3호
• /
• pp.177-182
• /
• 2008

고속 전송에 적합한 MC-CDMA시스템은 출력이 Multi-Level로 출력됨으로 인하여 출력신호의 복잡성과 출력단의 선형적인 증폭기 사용으로 인한 고가, 고복잡성 등의 단점을 가진다. 이러한 단점을 보완하고자 제안된 기술이 Binary CDMA 기술이다. Binary CDMA 시스템에서 가장 중요한 파라미터는 고속 데이터 연산 시 병목현상이 발생되는 코릴레이터이다. 기존의 코릴레이터는 전력소모가 작다는 장점이 있지만 코릴레이션의 값을 얻기 위해 여러 단의 가산을 거쳐야 하므로 연산량이 많아 처리 속도가 낮아지는 단점을 가지고 있다. 그러므로 본 논문에서는 Binary CDMA 시스템에서 고속의 데이터를 처리함과 동시에 데이터 량이 증가하더라도 칩 면적이 독립적이며 전력소모가 일정한 구조를 가지는 Binary CDMA 시스템 PBS 코릴레이터를 제안하였다.

• International journal of advanced smart convergence
• /
• 제12권4호
• /
• pp.26-34
• /
• 2023

A high-speed data transmission system is designed for the ground inspection equipment of satellite measurement and control. Based on USB2.0, the system consists of interface chip CY7C68013A, programmable logic processing unit EP4CE30F23C8, analog/digital and digital/analog conversion units. The working principle of data transmission is analyzed, and the system software logic and hardware composition scheme are detailed. The system was utilized to output/capture and store specific data packets. The results show that the high-speed data transmission speed can reach 38MB/s, and the system is effective for satellite test requirements.

• 전자공학회논문지SC
• /
• 제39권3호
• /
• pp.220-227
• /
• 2002

프랙탈 영상압축의 고속처리를 위한 일차원 VLSI 어레이를 설계하였다. 기존의 제안된 일차원 VLSI 어레이에서 중첩되는 이웃의 정의역블럭의 데이터들을 재사용하므로서 전체 연산에 필요한 데이터의 총입력 횟수를 감소시키고, 이로 인한 전체 처리시간을 줄였다. 어레이로 입력되는 데이터의존관계를 고려하여, 입력순서가 적절히 조정되었으며, 이에 따라 처리요소들을 설계하였다. 몇몇 처리요소에는 데이터의 저장 및 경로설정을 위한 레지스터와 멀티플렉서들이 추가되었다. 따라서 영상의 크기가 N이고 블럭의 크기가 B인 경우, 이 설계는 적은 하드웨어를 추가하여 기존의 어레이보다 처리속도가 (N-4B)/4(N-B)배 향상되었다.

• 대한교통학회지
• /
• 제12권1호
• /
• pp.97-116
• /
• 1994

Today advanced traffic management systems are required because of a high increase in traffic demand. Accordingly, the objective of this study is to take advantage of image processing systems and present image processing methods available for collection of the data on traffic characteristics, and then to investigate the possibility of traffic flow analysis by means of comparison and analysis of measured traffic flow. Data were collected at two places of Daegu city and Kyongbu expressway by using VTR. Rear view (down stream) and frontal view (up stream) methods were employed to compare and analyze traffic characteristics including traffic volume, speed, time-headway, time-occupancy, and vehicle-length, by analysis of measured traffic flow and image processing respectively. Judging from the results obtained by this study, image processing techniques are sufficient for the analysis of traffic volume, but a frame grabber equipped with high speed processor is necessary as well, with low level system judged to be sufficient for traffic volume analysis.