• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.1053-1056
• /
• 2004

Chunghwa Picture Tubes, LTD. (CPT) has developed a Novel TFT-LCD Driving Techniquel. This new technique is developed in combination with other state-of-the-art image processing solutions such as image compression / decompression, motion detection, and noise reduction. By applying the Novel Driving Technique to the high resolution TFT-LCD, it was found that the response time can be effectively reduced with a lower overall system cost by smaller frame memory requirement, lower EMI by less memory band-width. Likewise, higher display quality can also be achieved in that the unexpected noises generated by over-drive can be eliminated. The Novel TFT-LCD Driving Technique has been successfully implemented to the 30 inch WXGA (1280${\times}$768) resolution TFT LCD commercial TV module. It was found that the quality of moving picture was better improved compared with that of the conventional fast response driving method.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 추계학술대회 논문집 학회본부 C
• /
• pp.452-454
• /
• 2000

In recent years, the Thin Film Transistor Liquid Crystal Display (TFT-LCD) is used in a variety of products as an interfacing device between human and them. Since TFT-LCDs have trend toward larger Panel sizes and higher spatial and/or gray-scale resolution, pixel charging characteristic is very important for the large panel size and high resolution TFT-LCD pixel characteristics. In this paper, both data line precharging method and line time extension (LiTEX) method is applied to Pixel Design Array Simulation Tool (PDAST) and the pixel charging characteristics of TFT-LCD array were simulated, which were compared with the results calculated by both PDAST In which the conventional device model of a-Si TFTs and gate step method is implemented.

• Journal of Information Display
• /
• 제12권4호
• /
• pp.213-217
• /
• 2011

Printing technologies were applied to fabricate a flexible organic thin-film transistor (OTFT) backplane for electrophoretic displays (EPDs). Various printing processes were adopted to maximize the figures of each layer of OTFT: screen printing combined with reverse offset printing for the gate electrodes and scan bus lines with Ag ink, inkjet for the source/drain electrodes with glycerol-doped Poly (3,4-ethylenedioxythiophene): Poly (styrenesulfonate) (PEDOT:PSS), inkjet for the semiconductor layer with Triisopropylsilylethynyl (TIPS)-pentacene, and screen printing for the pixel electrodes with Ag paste. A mobility of $0.44cm^2/V$ s was obtained, with an average standard deviation of 20%, from the 36 OTFTs taken from different backplane locations, which indicates high uniformity. An EPD laminated on an OTFT backplane with $190{\times}152$ pixels on an 8-in panel was successfully operated by displaying some patterns.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권1호
• /
• pp.871-874
• /
• 2007

We have synthesized a novel fully soluble and low-temperature processable polyimide gate insulator (KSPI) through one-step condensation polymerization. For the preparation of KSPI, 5- (2,5-dioxytetrahydrofuryl)-3-methly-3-cyclohexene- 1,2-dicarboxylic anhydride (DOCDA) and 4,4- diaminodiphenylmethane (MDA) were used as monomers and fully imidized KSPI was completely soluble in organic solvents like ${\gamma}-butyrolactone$ and 2-butoxyethanol, etc.

• 마이크로전자및패키징학회지
• /
• 제21권2호
• /
• pp.85-89
• /
• 2014

본 연구에서는 자기 소프트 몰드를 이용하여 피치 143.59 nm의 고 성능 NWGP(Nano Wire Grid Polarizer) 필름의 새로운 제조 방법을 제안하였다. 제작된 편광필름은 $6cm{\times}6cm$의 PET기판위에 알루미늄 격자 구조를 가지고 있으며, 이는 TFT-LCD(Thin Flat Transistor Liquid Crystal Display)에 응용 가능할 것으로 보인다. 자기 소프트 몰드는 너비 70.39 nm의 규격으로 제작되었으며, 이를 이용하여 2단계의 복제과정을 거쳐 제작되어진다. 이를 통해 본 연구에서는 기판위에 75.68 nm 선폭과 64.76 nm의 높이 143.59 nm pitch를 가지는 격자구조의 NWGP 패턴을 제작하였다. 또한, 이는 800 nm 파장 영역 대에서 75%의 최대 투과율과 10%의 최소 투과율을 가지는 것을 확인하였다. 따라서, 본 공정을 통해 독창적인 저 비용의 나노패터닝 기술로 디스플레이 산업에서 적용되어 질 것으로 보여진다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.151-151
• /
• 2010

In this paper, the electrically properties of nonvolatile memory (NVM) using multi-stacks gate insulators of oxide-nitride-oxynitride (ONOn) and active layer of the low temperature polycrystalline silicon (LTPS) were investigated. From hydrogenated amorphous silicon (a-Si:H), the LTPS thin films with high crystalline fraction of 96% and low surface's roughness of 1.28 nm were fabricated by the metal induced crystallization (MIC) with annealing conditions of $650^{\circ}C$ for 5 hours on glass substrates. The LTPS thin film transistor (TFT) or the NVM obtains a field effect mobility of ($\mu_{FE}$) $10\;cm^2/V{\cdot}s$, threshold voltage ($V_{TH}$) of -3.5V. The results demonstrated that the NVM has a memory window of 1.6 V with a programming and erasing (P/E) voltage of -14 V and 14 V in 1 ms. Moreover, retention properties of the memory was determined exceed 80% after 10 years. Therefore, the LTPS fabricated by the MIC became a potential material for NVM application which employed for the system integration of the panel display.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.19-25
• /
• 2008

본 연구에서는 유기반도체인 펜타센과 소스-드레인 금속전극사이에 $C_{60}$을 홀주입층으로 적용한 유기박막트랜지스터를 제작하여 $C_{60}$을 삽입하지 않은 소자와의 전기적특성을 비교하였다. $C_{60}/Au$ 이중전극을 사용한 소자의 경우 Au단일전극을 사용한 소자와 비교하였을 때 전하이동도는 0.298 $cm^2/V{\cdot}s$에서 0.452 $cm^2/V{\cdot}s$ 문턱전압의 경우 -13.3V에서 -10.8V로 향상되었으며, contact resistance를 추출하여 비교하였을 경우 감소함을 확인할 수 있었다. 이러한 성능의 향상은 $C_{60}$을 Au와 pentacene 사이에 삽입하였을 경우 Au-pentacene 간의 원하지 않는 화학적 반응을 막아줌으로써 홀 주입장벽를 감소시켜 홀 주입이 향상되었기 때문이다. 또한 Al을 전극으로 적용한 OTFT도 제작하였다. 기존에 Al은 OTFT에 단일전극으로 사용하였을 경우 둘간의 높은 홀 주입장벽으로 인해 채널이 거의 형성되지 않았으나, $C_{60}/Al$ 이중전극을 사용한 소자의 경우 전하이동도와 전류점멸비은 0.165 $cm^2/V{\cdot}s$, $1.4{\times}10^4$ 으로써 Al를 단일전극으로 사용하는 소자의 전기적 특성에 비해 크게 향상되어진 소자를 제작할 수 있었다. 이는 $C_{60}$과 Al이 접합시에 interface dipole의 형성으로 Al의 vacuum energy level이 변화로 인한 Al의 work function이 증가되어 pentacene과 Al간의 hole injection barrier가 감소되었기 때문이다.

• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.576-581
• /
• 2005

강유전체$(SrTiO_3)$ 박막을 게이트 절연층으로 하여 수소화 된 비정질 실리콘 박막 트랜지스터를 유리 기판 위에 제조하였다. 강유전체는 기존의 $SiO_2,\;SiN$ 등과 같은 게이트 절연체에 비하여 유전특성이 매우 뛰어나 TFT의 ON 전류를 증가시키고 문턱전압을 낮추며 항복특성을 개선하여 준다. PECVD에 의하여 증착된 a-Si:H는 FTIR 측정 결과 $2,000cm^{-1}$과 $876cm^{-1}$에서 흡수 밴드가 나타났으며, $2,000cm^{-1}$과 $635cm^{-1}$은 $SiH_1$의 stretching과 rocking 모드에 기인한 것이며 $876cm^{-1}$의 weak 밴드는 $SiH_2$ vibration 모드에 의한 것이다. a-SiN:H는 optical bandgap이 2.61 eV이고 굴절률은 $1.8\~2.0$, 저항률은 $10^{11}\~10^{15}\Omega-cm$ 정도로 실험 조건에 따라 약간 다르게 나타난다. 강유전체$(SrTiO_3)$ 박막의 유전상수는 $60\~100$ 정도이고 항복전계는 IMV/cm 이상으로 우수한 절연특성을 갖고 있다. 강유전체를 이용한 TFT의 채널 길이는 $8~20{\mu}m$, 채널 넓이는 $80~200{\mu}m$로서 드레인 전류가 게이트 전압 20V에서 $3.4{\mu}A$이고 $I_{on}/I_{off}$ 비는 $10^5\~10^8,\;V_{th}$는 $4\~5\;volts$이다.

• ETRI Journal
• /
• 제31권6호
• /
• pp.653-659
• /
• 2009

We have investigated the channel protection layer (PL) effect on the performance of an oxide thin film transistor (TFT) with a staggered top gate ZnO TFT and Al-doped zinc tin oxide (AZTO) TFT. Deposition of an ultra-thin PL on oxide semiconductor films enables TFTs to behave well by protecting the channel from a photo-resist (PR) stripper which removes the depleted surface of the active layer and increases the carrier amount in the channel. In addition, adopting a PL prevents channel contamination from the organic PR and results in high mobility and small subthreshold swings. The PL process plays a critical role in the performance of oxide TFTs. When a plasma process is introduced on the surface of an active layer during the PL process, and as the plasma power is increased, the TFT characteristics degrade, resulting in lower mobility and higher threshold voltage. Therefore, it is very important to form an interface using a minimized plasma process.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.286-286
• /
• 2011

최근 폴리머를 기판으로 하는 Flexible TFT (thin film transistor)나 3D-ULSI (three dimensional ultra large-scale integrated circuit)에서 높은 에너지 소비효율과, 빠른 반응 속도를 실현 시키기 위해 낮은 비저항(resistivity)을 가지며, 높은 홀 속도(carrier hall mobility)를 가지는 다결정 반도체 박막(poly-crystalline thin film)을 만들고자 하고 있다. 이를 실현 시키기 위해서는 높은 온도에서 장시간의 열처리가 필요하며, 이는 폴리머 기판의 문제점을 야기시킬 뿐 아니라 공정시간이 길다는 단점이 있었다. 이에 반도체 박막의 재결정화 온도를 낮춰주는 metal (Al, Ni, Co, Cu, Ag, Pd etc.,)을 이용하여 결정화 시키는 방법이 많이 연구 되어지고 있지만, 이 또한 재결정화가 이루어진 반도체 박막 안에 잔여 금속(residual metal)이 존재하게 되어 비저항을 높이고, 홀 속도를 감소시키는 단점이 있다. 이에 본 실험은 HiPIMS (High power impulse magnetron sputtering)와 PIII and D (plasma immersion ion implantation and deposition) 공정을 복합시킨 프로세스로 적은양의 금속이온주입을 통하여 재결정화 온도를 낮췄을 뿐 아니라, 잔여 하는 금속의 양도 매우 적은 다결정 반도체 박막을 만들 수 있었다. 분석 장비로는 박막의 결정화도를 측정하기 위해 GAXRD (glancing angle X-ray diffractometer)를 사용하였고, 잔여 하는 금속의 양과 화학적 결합 상태를 알아보기 위해 XPS를 통해 분석을 하였다. 마지막으로 홀 속도와 비저항을 측정하기 위해 Hall measurement와 Four-point prove를 사용하였다.