• 제목/요약/키워드: High-Power Applications

검색결과 2,133건 처리시간 0.033초

수열합성법으로 합성된 산화아연 나노 구조 박막의 광촉매적 응용 (Hydrothermally Synthesis Nanostructure ZnO Thin Film for Photocatalysis Application)

  • ;남민식;;전성찬
    • KEPCO Journal on Electric Power and Energy
    • /
    • 제2권1호
    • /
    • pp.97-101
    • /
    • 2016
  • 산화아연은 다양한 나노 구조와 특유의 특성으로 인하여 여러 분야에서 많은 관심을 받고있는 물질이다. 산화아연을 합성하는 다양한 방법 중에서, 수열합성법은 간단하고 친환경적인 장점을 가지고 있다. 나노 구조를 가지는 산화아연 박막은 수열합성법을 통하여 FTO 전극 위에 제작되었다. 성장된 산화아연은 X-ray diffraction (XRD)와 Field-emission scanning electron microscopy (FESEM)을 통하여 분석되었다. XRD 분석에서 산화아연 박막이 자연상태의 hexagonal wurtzite 상으로 구성되어 있음을 확인하였으며 SEM 사진에서는 나노 로드 형태를 구성하고 있는 것을 확인할 수 있었다. 본 연구에서는 UV 영역의 흡수 스펙트럼을 분석하여 산화아연이 보이는 365 nm 파장에서의 흡수를 확인하였다. 또한 photoluminescence 방출을 분석한 결과, 424 nm의 band edge emission과 500 nm에서 산화아연의 oxygen vacancies에 의한 방출을 확인하였다. 또한 라만 스펙트럼 분석을 통하여 본 연구진이 제작한 산화아연이 높은 결정성을 가지고 있는 것을 확인할 수 있었다. 이러한 연구를 통하여 다양한 특성을 가진 산화아연의 광촉매적 적용을 기대할 수 있다.

실시간 운영체제를 위한 저전력 EccEDF 알고리듬 (Low Power EccEDF Algorithm for Real-Time Operating Systems)

  • 이민석;이철훈
    • 한국콘텐츠학회논문지
    • /
    • 제15권1호
    • /
    • pp.31-43
    • /
    • 2015
  • 배터리 기반의 실시간 내장형 시스템에서는 실시간성을 만족시키기 위한 고속의 성능뿐만 아니라 배터리의 수명을 늘리기 위한 높은 에너지 효율이 요구된다. 실시간 동적전압조정(Real-Time Dynamic Voltage Scaling : RT-DVS)은 이러한 두 가지 요구사항을 만족시키기 위한 핵심기술이다. 본 논문에서는 ccEDF에 기반한 고 효율의 동적전압조정 알고리듬인 EccEDF를 제안한다. EccEDF는 ccEDF의 최대 장점중 하나인 구조적 단순성을 유지하면서 ccEDF 알고리듬의 보수성에 의해 간과된 소요시간(elapsed time)을 고려하여 태스크의 종료시 슬랙에 의해 절감될 수 있는 최대 이용률을 정확하게 계산할 수 있는 알고리듬이다. 절감될 수 있는 최대 이용률은 조기종료 시점에서 잔여수행시간($C_i-cc_i$)을 잔여시간($P_i-E_i$)으로 나누어 계산할 수 있으며, 플루이드 스케줄링 모델을 이용하여 이를 증명한다. 또한 인텔사의 동적전압조정 프로세서 중 초기 모델인 PXA250과 0.28V에서 1.2V까지 폭넓은 동적전압조정 능력을 가진 최신 IA-32 프로세서의 모델을 사용한 시뮬레이션을 통해 실제 응용에서도 EccEDF가 ccEDF 보다 우수함을 입증한다.

텍스트 마이닝 통합 애플리케이션 개발: KoALA (Application Development for Text Mining: KoALA)

  • 전병진;최윤진;김희웅
    • 경영정보학연구
    • /
    • 제21권2호
    • /
    • pp.117-137
    • /
    • 2019
  • 빅데이터 시대를 맞아 다양한 도메인에서 수없이 많은 데이터들이 생산되면서 데이터 사이언스가 대중화 되었고, 데이터의 힘이 곧 경쟁력인 시대가 되었다. 특히 전 세계 데이터의 80% 이상을 차지하는 비정형 데이터에 대한 관심이 부각되고 있다. 소셜 미디어의 발전과 더불어 비정형 데이터의 대부분은 텍스트 데이터의 형태로 발생하고 있으며, 마케팅, 금융, 유통 등 다양한 분야에서 중요한 역할을 하고 있다. 하지만 이러한 소셜 미디어를 활용한 텍스트 마이닝은 수치형 데이터를 활용한 데이터 마이닝 분야에 비해 접근이 어렵고 복잡해 기대에 비해 그 활용도가 높지 못한 실정이다. 이에 본 연구는 프로그래밍 언어나 고사양 하드웨어나 솔루션에 의존하지 않고, 쉽고 간편한 소셜 미디어 텍스트 마이닝을 위한 통합 애플리케이션으로 Korean Natural Language Application(KoALA)을 개발하고자 한다. KoALA는 소셜 미디어 텍스트 마이닝에 특화된 애플리케이션으로, 한글, 영문을 가리지 않고 분석 가능한 통합 애플리케이션이다. 데이터 수집에서 전처리, 분석, 그리고 시각화에 이르는 전 과정을 처리해준다. 본 논문에서는 디자인 사이언스(design science) 방법론을 활용해 KoALA 애플리케이션을 디자인, 구현, 적용하는 과정에 대해서 다룬다. 마지막으로 블록체인 비즈니스 관련 사례를 들어 KoALA의 실제 활용방안에 대해서 다룬다. 본 논문을 통해 소셜 미디어 텍스트 마이닝의 대중화와 다양한 도메인에서 텍스트 마이닝의 실무적, 학술적 활용을 기대해 본다.

기후변화 대응을 위한 발전소 온배수 활용 양식업 경제성 분석 (A Study on Comparative Analysis of Socio-economic Impact Assessment Methods on Climate Change and Necessity of Application for Water Management)

  • 이상신;김상문;엄기증
    • 한국재난관리표준학회지
    • /
    • 제4권2호
    • /
    • pp.73-78
    • /
    • 2011
  • 갈수록 심해지고 있는 전 세계적인 기후변화 문제를 해결하고 탄소배출 규제 강화에 선제적으로 대응하기 위해 정부는 2010년 '저탄소 녹색성장 기본법'을 제정하고 녹색기술과 녹색산업을 국가 신성장 동력으로 삼고 있다. 이에따라 산업시스템 전반에 걸쳐 미활용되는 폐열 사용에 대한 필요성이 부각되고 있으며, 발전소를 비롯한 대규모 산업단지에서 발생하는 폐열 및 온배수를 활용하여 열대작물재배, 넙치 등 농어업분야 재활용에 대한 연구와 적용이 활발히 진행되고 있다. 본 연구에서는 발전소 온배수 형태로 버려지는 폐열을 활용한 국내외 활용사례를 살펴보고 강원도 영월 LNG복합발전소의 온배수를 활용한 철갑상어 양식에 대한 경제성 평가를 실시하였다. 경제성 분석에서는 투자 리스크와 재정부담을 최소화하기 위해서 규모를 작게 시작해서 점진적으로 확대하는 3단계에 걸친 시범사업계획의 경제성을 분석하였다. 사업운영기간은 10년(2012~2021)으로 가정하고 현지조사로 확보한 기초통계량에 근거하여 단계별 외부 차입금 규모를 80%와 40%로 구분함으로써, 차입금 규모에 따른 운영 기간 내(10년) NPV(순 현재가) 및 경제성(B/C)을 추정하였다. 분석결과 외부차입금이 총 투자금액의 80%를 차지하는 경우에는 B/C가 1.79인데 반해 차입규모가 40%인 경우에는 1.81로 향상되는 것으로 추정되어 외부차입금 규모를 축소하는 것이 보다 큰 경제성을 확보하는데 중요한 요인이 됨을 알 수 있다. 본 연구결과로 발전소 폐열을 활용한 철갑상어 양식의 경제성 확보가 가능한 것으로 나타남에 따라 이를 통한 고부가가치 지역발전 사업 아이템 도출이 가능할 것이며, 더불어 지자체의 기후변화대응 역량강화에도 크게 기여할 것으로 사료된다.

  • PDF

기존의 MHEMT와 InP 합성 채널 MHEMT의 소자의 항복 특성 분석 및 비교 연구 (Study of Composite channel Structure of Metamorphic HEMT for the Improved Device Characteristics)

  • 최석규;백용현;한민;방석호;윤진섭;이진구
    • 대한전자공학회논문지SD
    • /
    • 제44권12호
    • /
    • pp.1-6
    • /
    • 2007
  • 본 논문에서 기존에 사용하고 있는 metamorphic high electron transistor (MHEMT)의 채널에 InP를 추가하여 제작 하였다. InP는 In0.53Ga0.47As와 비교하여 낮은 충돌 이온화 계수를 가지고 있다. 그런 특성을 MHEMT의 문제점 중의 하나인 낮은 항복전압의 개선에 이용하였다. 우리는 기존의 MHEMT와 InP 합성 채널 MHEMT의 항복 특성과 주파수 특성을 비교 하였다. 본 논문에서 InP 합성 채널 MHEMT의 on-state와 off-state 항복전압이 각각 2.4와 5.7 V가 측정 되었고 또한 cut-off 주파수와 maximum oscillation 주파수는 각각 160 GHz와 230 GHz가 측정 되었다. 위의 결과는 InP 합성 채널 MHEMT가 밀리미터파 대역의 전력용 소자에 이용되는데 큰 장점을 갖는 소자임을 알 수 있다.

고성능, 저전력 임베디드 비디오 프로세서를 위한 YUV 인식 명령어의 시뮬레이션 (Simulation of YUV-Aware Instructions for High-Performance, Low-Power Embedded Video Processors)

  • 김철홍;김종면
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제13권5호
    • /
    • pp.252-259
    • /
    • 2007
  • 멀티미디어 응용과 무선통신 네트워크의 발전 속도가 급속하게 빨라짐에 따라 고성능, 저전력 멀티미디어 처리기술에 대한 소비자의 요구가 급증하고 있다. 이에 본 논문은 고성능, 저전력 임베디드 비디오 프로세서를 위한 YUV (Y: 휘도신호, U, V: 색차신호) 인식 명령어를 제안하고자 한다. 기존의 멀티미디어 전용 명령어 (e.g., MMX, SSE, VIS, AltiVec)는 일반적인 서브워드 병렬 기법을 이용하여 적당한 성능향상을 꾀하는 반면, 제안하는 YUV 인식 명령어는 두 쌍의 16-bit YUV (6-bit Y, 5-bits U, V) 데이타를 32-bit 레지스터에 저장하여 동시에 처리함으로써 칼라 비디오 처리 성능을 효율적으로 향상시킬 수 있다. 또한 데이타 포맷 사이즈를 줄임으로써 전체 시스템의 비용을 절감할 수 있다. 임베디드 슈퍼 스칼라 프로세서에서 모의 실험한 결과, YUV 인식 명령어 기반 프로그램은 baseline 프로그램에 비해 3.9배 성능 향상을 보인 반면, 동일한 프로세서 환경에서 Intel의 대표적인 멀티미디어 명령어인 MMX기반 프로그램은 baseline 프로그램보다 단지 2.1배의 성능 향상을 보인다. 또한 YUV 인식 명령어는 멀티미디어 애플리케이션에 대해 평균 75.8% 소모 에너지를 감소시킨 반면, MMX는 단지 54.8%의 소모 에너지를 감소시키는 결과를 보인다.

스핀 라벨링 자기공명영상을 이용한 사람 뇌에서의 뇌 관류영상의 현실적 문제점을 향상 시키는 방법 연구 (Practical Considerations of Arterial Spin Labeling MRI for Measuring the Multi-slice Perfusion in the Human Brain)

  • 장건호
    • 한국의학물리학회지:의학물리
    • /
    • 제18권1호
    • /
    • pp.35-41
    • /
    • 2007
  • 본 연구의 목적은 비침습적 동맥스핀라벨링(arterial spin labeling) 자기공명영상을 이용하여 다편(multislice) 뇌 관류영상(perfusion-weighted Images)을 얻을 수 있는 최적화 방법을 연구하는 데 목적이 있다. 본 연구에서는 세 가지 인자를 최적화하는 데 초점을 두었다. 첫째, 뇌로 흘러 들어오는 혈액을 최적으로 라벨링할 수 있는 펄스를 만드는 것이다. 시뮬레이션 결과 900도의 각을 이루는 반전펄스(adiabatic hyperbolic secant Inversion pulse)는 반전을 효과적으로 할 수 있고 반전을 이루는 형태가 직각에 가깝게 할 수 있는 최적이었다. 둘째, 영상을 얻고 난 후에 계속하여 남아 있는 자화(residual magnetization)을 최소화하는 것이다. 이를 최소화하기 위해서는 포화 펄스(saturation pulses)와 자화를 손상시키는 자장(speller gradients)을 동시에 사용하는 것이 최상의 방법임을 알았다. 마지막으로, 라벨링하는 영역과 영상을 얻는 영역 사이의 거리를 최소화할 수 있는 방법을 연구하였다. 두 영역 간의 최소 거리는 약 20 mm 정도가 최적임을 발견하였다. 위에서 얻은 최적화된 인자들을 바탕으로 13명의 정상인의 뇌에서 관류 영상을 얻은 결과 매우 좋은 대조도의 영상을 얻을 수 있었다.

  • PDF

PC-clustering을 이용한 매핑자료처리 및 변환소프트웨어에 관한 연구 (A study on the process of mapping data and conversion software using PC-clustering)

  • 황보택근;이병욱;박홍기
    • 대한공간정보학회지
    • /
    • 제7권2호
    • /
    • pp.123-132
    • /
    • 1999
  • 컴퓨팅 알고리즘의 병렬화는 계산량 및 데이터의 증가와 더불어 필요성이 꾸준히 제기되어 왔다. 그러나 병렬처리에 사용되는 컴퓨터는 1990년대 중반까지 주로 슈퍼컴퓨터로서 가격, 사용법 등 일반인이 쉽게 접근하지 못할 요소가 많았다. 1990년대 후반에 병렬 처리를 위한 PC-cluster라는 새로운 개념이 나타나게 되었고, 아직 설치와 사용법에서 개선될 여지가 많이 있음에도 불구하고 값싼 비용으로 고성능의 계산 능력을 원하는 일반 사용자에게 PC-cluster는 가장 뛰어난 대안으로 떠오르고 있다. GIS 데이터의 매핑은 축척변환(scale), 벡터에서 레스터로의 변환, DXF 자료구조에서 내부 자료구조로의 변환, 두 지역이 연결되었을 때 가장자리 데이터의 보정, 개체선택, Join, Cut의 처리 등 병렬 처리에 적합한 여러 가지 특성을 가지고 있다. 따라서 이들을 K-clustering으로 구현할 경우 값싼 비용으로 실시간 처리를 할 수 있어 성능과 비용의 모든 면에서 만족할 만한 결과를 얻을 수 있을 것이다. 본 논문에서는 병렬처리 및 PC-clustring, 그리고 이들을 이용하기 위한 라이브러리 및 도구에 대한 소개와, 이들이 매핑에 어떻게 적용시킬 수 있는 가를 살펴보았다. 또한 매핑의 여러 기능을 위한 병렬 프로그램을 개발하였고, 실험 결과 노드의 수에 따라 모든 기능에서 성능이 거의 선형적으로 향상됨을 보여주고 있다.

  • PDF

양 방향성과 높은 홀딩전압을 갖는 사이리스터 기반 Whole-Chip ESD 보호회로 (The Design of SCR-based Whole-Chip ESD Protection with Dual-Direction and High Holding Voltage)

  • 송보배;한정우;남종호;최용남;구용서
    • 전기전자학회논문지
    • /
    • 제17권3호
    • /
    • pp.378-384
    • /
    • 2013
  • 본 논문에서는 높은 홀딩 전압을 갖는 SCR 기반의 파워 클램프용 ESD 보호회로와 whole-chip ESD 보호를 위한 양 방향성 ESD 보호회로를 제안하였다. 측정 결과, 파워 클램프의 경우 N/P-웰과 P-drift 영역의 길이의 변화에 따른 홀딩 전압의 증가를 확인하였으며 I/O의 경우 5V의 트리거 전압과 3V의 홀딩 전압을 확인하였다. 일반적인 whole-chip ESD 보호회로와 달리, VDD-VSS 모드 뿐만 아니라 PD, ND, PS, NS의 ESD stress mode의 방전 경로를 제공하여 효과적인 보호를 제공하며 최대 HBM 8kV, MM 400V의 감내특성을 가진다. 따라서 제안된 whole-chip ESD 보호회로는 2.5V~3.3V의 공급전원을 가지는 application에 적용 가능하다.

부분곱 압축단을 줄인 32${\times}$32 비트 곱셈기 (A 32${\times}$32-b Multiplier Using a New Method to Reduce a Compression Level of Partial Products)

  • 홍상민;김병민;정인호;조태원
    • 대한전자공학회논문지SD
    • /
    • 제40권6호
    • /
    • pp.447-458
    • /
    • 2003
  • 고속동작을 하는 곱셈기는 DSP의 기본 블록 설계에 있어서 필수적이다. 전형적으로 신호처리분야에 있어서 반복 알고리듬은 다량의 곱셈연산을 필요로 하고, 이 곱셈연산을 첨가하고 실행하는데 사용된다. 본 논문은 32×32-b RST를 적용한 병렬 구조 곱셈기의 매크로 블록을 제시한다. Tree part의 속도를 향상시키기 위해 변형된 부분곱 발생 방법이 구조레벨에서 고안되었다. 이것은 4 레벨을 압축된 3 레벨로 줄였고, 4-2 압축기를 사용한 월리스 트리 구조에서도 지연시간을 감소시켰다. 또한, tree part가 CSA tree를 생성하기 위한 4개의 모듈러 블록과 결합이 되게 하였다. 그러므로 곱셈기 구조는 부스 셀렉터, 압축기, 새로운 부분곱 발생기(MPPG : Modified Partial Product Generator)로 구성된 같은 모듈에 규칙적으로 레이아웃 될 수 있다. 회로레벨에서 적은 트랜지스터 수와 엔코더로 구성된 새로운 부스 셀렉터가 제안되었다. 부스셀렉터에서의 트랜지스터 수의 감소는 전체 트랜지스터 수에 큰 영향을 끼친다. 설계된 셀렉터에는 9개의 PTL(Pass Transistor Logic)을 사용한다. 이것은 일반적인 트랜지스터 수의 감소와 비교했을 때 50% 줄인 것이다. 단일폴리, 5중금속, 2.5V, 0.25㎛ CMOS공정을 사용하여 설계하고, Hspice와 Epic으로 검증하였다. 지연시간은 4.2㎱, 평균 전력소모는1.81㎽/㎒이다. 이 결과들은 발표된 성능이 우수한 일반적인 곱셈기보다도 성능이 우수하다.