• 한국정보통신학회논문지
• /
• 제3권2호
• /
• pp.339-346
• /
• 1999

본 논문에서는 INMARSAT-C형 위성통신단발기의 수신단의 회로설계, 제작 및 특성측정을 수행하였다. INA-03184를 이용한 고이득증폭단은 양단 정합된 단일 증폭기 형태로 제작하였으며, 바이어스 안정화 저항을 사용하여 회로의 전압강하 및 전력손실을 가능한 줄이고 온도 안정성을 고려하여 Active 바이어스회로를 사용하였으며, 스퓨리어스를 감쇄시키기 위해서 저잡음증폭기와 고이득증폭단 사이에 대역통과 필터를 사용하였다 측정 결과, 사용 주파수 대역내에서 60 dB 이상의 이득, 44.83 dBc의 스퓨리어스 특성 및 1.8:1 이하의 입ㆍ출력 정재파비를 나타냄으로써 설계시 목표로 했던 사양을 만족시켰다.

• 전자공학회논문지B
• /
• 제33B권12호
• /
• pp.24-30
• /
• 1996

In this paper, we designed a new type of high frequency on-chip voltage controlled oscillator (VCO) using GaAs MESFET, and their performances were comapred with those of the conventional VCO. Each VCO was designed with three-to-five ring oscillator and inverter, buffer and NOR gate were implemented by GaAs source coupled FET logic, which has better speed and noise performance compared to other GaAs MESFET logic. SPICE simulation showed that the gain of conventional and our new VCO was 1.24[GHz/V], 0.54[GHz/V], respectively. The frquency tuning range were 2.31 to 3.55 [GHz] for conventional VCO and 2.47 to 3.01[GHz] for our new design. This shows that the factor of two gain reductin was achieved without too much sacrifice in the oscillation frequency. For our new VCO, the average temperature index was -2[MHz/.deg. C] in the range of -20~85[.deg. C] the power supply noise index was 5[MHz/%] for 5.3[V].+-.10[%] and total power consumption was 60.58[mW].

• 센서학회지
• /
• 제7권1호
• /
• pp.17-22
• /
• 1998

$4{\mu}m$ 두께의 a-Se 광도전막을 이용한 HARP (high-gain avalanche rushing amorphous photoconductor) 촬상관을 제작하고 그 특성을 조사하였다. 타겟전압이 360 V 이상으로 증가함에 따라 촬상관의 신호전류는 급격하게 증가하였으나 암전류는 490 V의 전압까지 3.2 nA이하로 억제되었다. $1.1{\times}10^{6}V/cm$의 전기장에서 440 nm의 파장에 대한 타겟의 양자효율은 약 4.3으로 나타났다. 또한 촬상관의 진폭응답은 800 TV line에서 7.5 %였으며 잔상은 3.4%였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.267-269
• /
• 2007

PLL(Phase Locked Loop) are widely used circuit technique in modern electronic systems. In this paper, We propose the low voltage and high speed PLL. We design the PFD(Phase Frequency Detector) by using TSPC (True Single Phase Clock) circuit to improve the performance and solve the dead-zone problem. We use CP(Charge Pump} and LP(Loop filter) for Negative feedback and current reusing in order to solve current mismatch and switch mismatch problem. The VCO(Voltage controlled Oscillator) with 5-stage differential ring oscillator is used to exact output frequency. The divider is implemented by using D-type flip flops asynchronous dividing. The frequency divider has a constant division ratio 32. The frequency range of VCO has from 200MHz to 1.1GHz and have 1.7GHz/v of voltage gain. The proposed PLL is designed by using 0.18um CMOS processor with 1.8V supply voltage. Oscillator's input frequency is 25MHz, VCO output frequency is 800MHz and lock time is 5us. It is evaluated by using cadence spectra RF tools.

• Journal of Electrical Engineering and Technology
• /
• 제13권1호
• /
• pp.124-132
• /
• 2018

This paper proposes an LLC resonant converter based battery charger which utilizes an adaptive turn ratio scheme to achieve a wide output voltage range and high efficiency. The high frequency transformer of the LLC converter of the proposed strategy has an adaptively changed turn ratio through the auxiliary control circuit. As a result, an optimized converter design with high magnetizing inductance is possible, while minimizing conduction and turn-off losses and providing a regulated voltage gain to properly charge the lithium ion battery. For a step-by-step explanation, operational principle and optimal design considerations of the proposed converter are illustrated in detail. Finally, the effectiveness of the proposed strategy is verified through various experimental results and efficiency analysis based on prototype 300W Li-ion battery charger and battery pack.

• 전력전자학회논문지
• /
• 제17권4호
• /
• pp.345-352
• /
• 2012

This paper proposes a new method to reduce 120Hz output voltage ripple of LLC converter using resonant voltage controller. This method can reduce the 120Hz output voltage ripple with very high gain at this frequency by the resonant controller with previous PI voltage controller. The reason why the voltage ripple can be reduced is explained by the Bode diagram comparing with the previous PI controller. The simulation with Matlab/Simulink is carried out for this resonant controller and the simulation results show that resonant controller can reduce the 120Hz output voltage ripple. Experiments with DSP controller also carried out and the experimental results also show that the usefulness of the proposed voltage controller.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.299-302
• /
• 2016

본 논문에서는 성능이 향상된 Stack Monitoring System을 설계한다. Stack Monitoring System의 증폭기(AMP)에 들어오는 펄스성 잡음을 차단하기 위하여, 차폐 및 전원부 임피던스를 낮추고 전원회로를 분리하여 노이즈를 차단한다. 신틸레이션 검출기 특성을 최대한 장치에 매칭하기 위한 가변 고전압, 이득(Gain), 상쇄(Offset), 한계(Threshold) 등을 설정 할 수 있는 제어부를 설계한다. 또한 300 ~ 1,500V의 가변 고전압 전원회로를 구성하여 다양한 신틸레이션 검출기에 적용가능 한 가변 전압 공급 장치를 설계한다. 성능이 향상된 Stack Monitoring System은 다종의 신틸레이션 검출기가 각각의 특성을 고려하여 동작하게 함으로서 효율적이고 높은 신뢰성을 보장한다. 개발된 Stack Monitoring System의 측정 불확도에 대하여 공인 시험기관의 장비를 사용하여 실험한 결과 우수한 성능을 나타내었다.

• 전기전자학회논문지
• /
• 제12권3호
• /
• pp.176-183
• /
• 2008

본 논문에서는 DTMOS(Dynamic Threshold voltage MOSFET) 스위칭 소자를 사용한 고 효율 전원 제어 장치 (PMIC)를 제안하였다. 높은 출력 전류에서 고 전력 효율을 얻기 위하여 PWM(Pulse Width Modulation) 제어 방식을 사용하여 PMIC를 구현하였으며, 낮은 온 저항을 갖는 DTMOS를 설계하여 도통 손실을 감소시켰다. 벅 컨버터(Buck converter) 제어 회로는 PWM 제어회로로 되어 있으며, 삼각파 발생기(Saw-tooth generator), 밴드갭기준 전압 회로(Band-gap reference circuit), 오차 증폭기(Error amplifier), 비교기(Comparator circuit)가 하나의 블록으로 구성되어 있다. 삼각파 발생기는 그라운드부터 전원 전압(Vdd:3.3V)까지 출력 진폭 범위를 갖는 1.2MHz 발진 주파수를 가지며, 비교기는 2단 연산 증폭기로 설계되었다. 그리고 오차 증폭기는 70dB의 DC gain과 $64^{\circ}$ 위상 여유를 갖도록 설계하였다. Voltage-mode PWM 제어 회로와 낮은 온 저항을 스위칭 소자로 사용하여 구현한 DC-DC converter는 100mA 출력 전류에서 95%의 효율을 구현하였으며, 1mA이하의 대기모드에서도 높은 효율을 구현하기 위하여 LDO를 설계하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.257-260
• /
• 2000

In this paper, a Gm-C filter for low voltage and low power applications using a fully-differential transconductor is presented. The designed transconductor using the series composite transistors and the low voltage composite transistors has wide input range at low supply voltage. A negative resistor load (NRL) technology for high DC gain of the transconductor is employed with a common mode feedback (CMFB). As a design example, the third-order Elliptic lowpass filter is designed. The designed filter is simulated and examined by HSPICE using 0.25${\mu}{\textrm}{m}$ CMOS n-well parameters. The simulation results show 105MHz cutoff frequency and 2.4㎽ power dissipation with a 2.5V supply voltage.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2003년도 춘계전력전자학술대회 논문집(2)
• /
• pp.965-968
• /
• 2003

This paper describes the PWM-VSI controller of three-phase UPS system using stationary reference frame. This controller meets the specification the UPS inverter output voltage even under the unbalanced or nonlinear load. This controller is also constructed with duble control loop of the outer voltage control loop and the inner current control loop. For the fast response of the output voltage control, yhr inner current control loop of the capacitor current os used. To get the good property against overshoot, the If controller us used. The outer voltage controller is designed with P controller and the high gain transfer function is used for the zero steady state error. All control gains of both controller is designed base on the CDM method.