• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.368-368
• /
• 2012

We report solution-processed, high-performance single-crystal organic nanowire transistors fabricated from a novel indolocarbazole (IC) derivative. The direct printing process was utilized to generate single-crystal organic nanowire arrays enabling the simultaneous synthesis, alignment and patterning of nanowires using molecular ink solutions. Using this method, single-crystal organic nanowires can easily be synthesized by self-assembly and crystallization of organic molecules within the nanoscale channels of molds, and these nanowires can then be directly transferred to specific positions on substrates to generate nanowire arrays by a direct printing process. These new molecules are particularly suitable for p-channel organic field-effect transistors (OFETs) because of the high level of crystallinity usually found in IC derivatives. Selected area diffraction (SAED) and X-ray diffraction (XRD) experiments on these solution-processed nanowires showed high crystallinity. Transistors fabricated with these nanowires gave a hole mobility as high as 1.0 cm2V-1s-1 with nanowire arrays with the direct printing process.

• 융합보안논문지
• /
• 제4권3호
• /
• pp.19-25
• /
• 2004

본 연구는 이미지 합성을 이용하여 서버가 사용자를 인증하기 위한 알고리즘을 개발하고 이를 구현한다. 서버는 사용자가 소지하는 사용자카드를 랜덤하게 점을 찍어 생성하고, 각 사용자에게 배포된 사용자카드의 정보를 유지하고 관리한다. 한 사용자로부터 인증요청이 들어오면, 서버는 그 사용자의 사용자카드 정보를 기반으로 서버카드를 실시간에 생성하여 사용자에게 송신한다. 서버카드는 각 인증마다 다르게 생성되므로 원타임 패스워드 첼린지(challenge) 역할을 한다. 사용자는 본인이 소유하고 있는 사용자카드와 서버로부터 송신된 서버카드를 겹쳤을 때 생성되는 이미지를 판독하여 인증을 수행한다. 이 논문은 보안성을 높이면서 이미지를 선명하게 형성하는 기법을 제시하고 이를 구현한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권2호
• /
• pp.227-233
• /
• 2000

이 논문은 회로 설계의 상위 단계에서 저 전력 회로 합성을 위한 효율적인 알고리즘을 제시한다. 풀고자하는 문제는, 상위 단계 회로 합성의 두 가지 주요 작업인 스케줄링과 하드웨어 할당 과정에서 최소의 전력 소모를 가지는 데이타 경로를 합성해 내는 것이다 이 문제의 해결 방안으로， 우리는 과거 연구 결과에서 도출된 전력 소모를 줄이기 위한 기존의 요소들을 기초로 하여， 상위 단계 회로 합성에서 최적(optimal)의 전력 소모를 가지는 데이타 경로를 얻기 위한 IP (integer programming) 표현을 유도하였다. 그 다음， 유도된 IP 식을 이용하여 최소 전력 소모의 회로 합성을 위한 스케줄링과 하드웨어 할당 작업을 빠른 시간에 수행하기 위한 단계적 근사치 계산 방법을 고안하였다 실제， 우리는 실험을 통해 제안된 알고리즘이 매우 빠르며, 상위 단계에서의 데이터-경로 합성에서 전력 소모량을 줄이는데 매우 효과적임을 보여준다.

• 대한전자공학회논문지TE
• /
• 제39권4호
• /
• pp.329-334
• /
• 2002

본 논문은 검사 용이화를 위하여 VHDL을 이용하여 설계를 할 때, 상위 수준 합성 방법에서 자체검사가 가능한 데이터 경로 구조를 자동으로 합성할 수 있는 알고리즘을 제안하였다. 그리고 MUX와 레지스터는 본 논문에서 제안된 디자인 시스템의 데이터 패스에 할당되어진다. VHDL에 의하여 기술된 하드웨어 명세를 검사 가능한 라이브러리로 매핑을 할 수 있는 검사 가능한 회로가 된다. 결과적으로 충돌그래프에서 레지스터를 최소로 하는 할당 알고리즘에 의하여 H/W로 매핑되는데 BILBO(built-in logic block Observation)레지스터를 재구성하여 TP(test pattern generator)와 MISR(multi input signature response)로서 데이터 경로 구조가 자체검사가 가능하게 되는 것이다.

• Journal of the Korean Physical Society
• /
• 제73권10호
• /
• pp.1535-1540
• /
• 2018

In this study, we prepared and characterized Nb-doped $Li_7La_3Zr_{2-x}O_{12}$ (LLZNO) powder and pellets with a cubic garnet structure by using a modified sol-gel synthesis and hot pressing. LLZNO powder with a very small grain size and cubic structure without secondary phases could be obtained by using a synthesis method in which Li and La sources in a propanol solvent were mixed together with Zr and Nb sources in 2-methoxy ethanol. A pure cubic phase LLZNO pellet could be fabricated from the prepared LLZNO and an additional 6-wt% of $Li_2CO_3$ powder by hot pressing at $1050^{\circ}C$ and 15.8 MPa. The hot-pressed LLZNO pellet with a relative density of 99% exhibited a very dense surface morphology. The total Li ionic conductivity of the hot-pressed LLZNO was $7.4{\times}10^{-4}S/cm$ at room temperature, which is very high level compared to other reported values. The activation energy for ionic conduction was estimated to be 0.40 eV.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.803-806
• /
• 1998

This thesis proposes a new heuristic algorithm of integrated allocation and binding for high level synthesis. The proposed algorithm simultaneously allocates binds functional units, interconnections and registers by considering interdependency between operations and storage elements in each control step, in order to share registers and interconnections connected to functional units, as much as possible. This thesis shows the effectiveness of the algorithm by comparing the results of out experiments with those of existing system.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.75-78
• /
• 2000

This paper presents a new algorithm for allocating the data path to achieve the minimum power consumption under the constraints of minimum hardware resources. In order to minimize the power consumption, the proposed algorithm tries to minimize the input transitions of functional units, unnecessary computations, and size of interconnects in a greedy manner during a]location. Experimental results using benchmarks indicate the proposed algorithm achieves 17.5% power reduction on average, when compared with the genesis-lp［1］high-level synthesis system.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.399-402
• /
• 2000

The reduction of chip area and delay is important purpose of Scheduling in High-Level Synthesis. This paper presents a scheduling approach with component selection. After obtaining a initial schedule taking only single-functional u-nits, the component selection of our approach attempts the reduction of chip area and/or delay by the selection more suitable components in a component library using Simulated Annealing.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.302-305
• /
• 2000

This paper proposed an optimal register resource allocation algorithm using graph coloring for minimal register at high level synthesis. The proposed algorithm constructed interference graph consist of the intermediated representation CFG to description VHDL. and at interference graph fur the minimal select color selected a position node at stack, the next inserted spill code and the graph coloring process executes for optimal register allocation. The proposed algorithm proves to effect that result compare another allocation techniques through experiments of bench mark.

• Journal of Microbiology and Biotechnology
• /
• 제10권5호
• /
• pp.599-605
• /
• 2000

Lipopolysaccharide (LPS) is responsible for the tissue injury that occurs following the invasion of multicelluar organisms by Gram-negative microbes. The effect of LPS on IFN-$\gamma$-induced chemokine Mig gene expression in mouse peritoneal macrophages was investigated. Very little Mig mRNA was detectable upon exposure to LPS without IFN-$\gamma$. Although LPS alone is only minimally effective, LPS plus IFN-$\gamma$ synergized to produce a high level of Mig mRNA in the peritoneal macrophages. This synergy was not dependent on a new protein synthesis, and was not controlled at the level of the gene transcription. Futhermore, LPS did not increase IFN-$\gamma$-induced Mig mRNA stability. Accordingly, it is suggested the LPS may synergize the expression of IFN-$\gamma$-induced Mig mRNA through a process that depends on a pretranscriptional level or concurrent Mig mRNA translation.