• 방송공학회논문지
• /
• 제20권4호
• /
• pp.545-556
• /
• 2015

차세대 3차원 디스플레이 및 서비스를 지원하기 위한 HEVC 기반 3차원 비디오 코딩 표준(3D-HEVC)이 최근 완료되었다. 3D-HEVC는 소수의 텍스처 영상(Texture image)과 깊이 영상(Depth map image)으로 구성된 Multi-view plus depth (MVD) 포맷을 효율적으로 처리하기 위한 표준으로써 H.264/AVC와 HEVC에서 사용하는 단일 계층 부호화 방법과 더불어 텍스처 영상들간, 깊이 영상들간, 텍스처 영상과 깊이 영상들간의 예측을 수행하는 인터-컴포넌트 부호화 기술을 추가적으로 사용한다. 본 논문에서는 3D-HEVC 표준의 일반적인 코딩 구조, 3D-HEVC 기술의 기반이 되는 인터-컴포넌트 부호화 기술 및 인터-컴포넌트 부호화 효율에 중요한 영향을 미치는 시차 벡터(Disparity vector) 유도 기술에 대해 상세히 소개한다. 또한 본 논문에서는 3D-HEVC의 부호화 효율을 검증하기 위해 각 시점을 HEVC로 부호화한 방법과 단순 다시점 확장 표준인 MV-HEVC와의 성능평가를 수행한다.

• ETRI Journal
• /
• 제38권5호
• /
• pp.818-828
• /
• 2016

This paper proposes a reusable design for the merging process used in three-dimensional High Efficiency Video Coding (3D-HEVC), which can significantly reduce the implementation complexity by eliminating duplicated module redundancies. The majority of inter-prediction coding tools used in 3D-HEVC are utilized through a merge mode, whose extended merging process is based on built-in integration to completely wrap around the HEVC merging process. Consequently, the implementation complexity is unavoidably very high. To facilitate easy market implementation, the design of a legacy codec should be reused in an extended codec if possible. The proposed 3D-HEVC merging process is divided into the base merging process of reusing HEVC modules and reprocessing process of refining the existing processes that have been newly introduced or modified for 3D-HEVC. To create a reusable design, the causal and mutual dependencies between the newly added modules for 3D-HEVC and the reused HEVC modules are eliminated, and the ineffective methods are simplified. In an application of the proposed reusable design, the duplicated reimplementation of HEVC modules, which account for 50.7% of the 3D-HEVC merging process, can be eliminated while maintaining the same coding efficiency. The proposed method has been adopted as a normative coding tool in the 3D-HEVC international standard.

• 전자공학회논문지
• /
• 제51권5호
• /
• pp.114-124
• /
• 2014

HEVC는 JCT-VC에 의해 개발된 최신 비디오 코딩 표준이다. HEVC는 H.264/AVC에 비해 약 2배의 주관적 코딩효율을 제공한다. HEVC 개발의 주요목표 중 하나는 UHD급 비디오를 효율적으로 코딩하는 것이기 때문에, HEVC는 UHD급 비디오를 코딩하는데 널리 사용될 것으로 예측된다. 이러한 고해상도 비디오의 복호화는 많은 양의 메모리 접근을 발생시키기 때문에 복호화 시스템은 고대역폭의 메모리 시스템 및 내부 통신 아키텍처가 필요하다. 이러한 요구사항을 파악하기 위해서 본 논문은 HEVC 복호화기의 메모리 접근 복잡도를 분석한다. 우리는 먼저 임베디드 프로세서와 데스크탑에서 동작하는 소프트웨어 HEVC 복호화기의 메모리 접근량을 측정하였다. 또한 우리는 HEVC 복호화기의 데이터흐름을 분석하여 HEVC 복호화기의 메모리 대역폭 모델을 만들었다. 측정결과, 소프트웨어 복호화기는 6.9~40.5GB/s의 DRAM 접근을 하였다. 또한 분석결과에 따르면 하드웨어 복호화기는 2.4GB/s의 DRAM 대역폭을 요구하는 것으로 파악된다.

• 스마트미디어저널
• /
• 제1권2호
• /
• pp.6-11
• /
• 2012

HEVC 표준에서 변환 계수 부호화 과정은 비트스트림에 포함되는 정보를 직접 부호화하는 핵심 부분으로 변환 계수 주사와 엔트로피 부호화를 포함한다. 최근, JCT-VC(Joint Collaborative Team on Video Coding)는 HEVC 위원회 초안(Committee Draft)을 완성했다. 본 논문에서는 HEVC 표준의 변환 계수 부호화 기술을 설명하고, 화면내 부호기에서의 변환 계수 발생확률을 고려한 효율적인 변환 계수 부호화 기술을 제안한다. 제안하는 방법은 기존 HEVC 변환 계수 부호화 기술에 비해 평균 0.74%의 BD-Rate를 절약한다.

• 방송공학회논문지
• /
• 제17권6호
• /
• pp.1091-1105
• /
• 2012

본 논문에서는 현재 표준화가 진행 중인 HEVC (high efficiency video coding) 부호화기의 고속화, 최적화, 병렬화 연구에 앞서 통계적 특성 및 복잡도 분석을 수행하였다. HEVC는 H.264/AVC에 비해 약 2배의 압축 성능을 나타내지만 부호화기 복잡도는 크게 증가하여 이는 앞으로 해결해야할 문제로 남아있다. HEVC의 높은 부호화기 복잡도를 해결하기 위한 고속화, 최적화, 병렬화 연구에 앞서, 본 논문에서는 HEVC 참조소프트웨어인 HM 7.1을 이용하여 HEVC 부호화기의 복잡도를 측정하였다. 추가적으로, 실제 응용에서 사용될 고속 HEVC 부호화기 소프트웨어에 대한 예상 복잡도를 고속 알고리듬이 적용된 HM 7.1 소프트웨어로 측정하였다. 복잡도 측정은 공통 실험 영상 및 조건을 사용하였으며 PC 환경에서 부호화기 소프트웨어의 동작 사이클을 측정하고 이를 분석하였다. 또한, 부호화를 통해 생성된 비트스트림을 이용하여 HEVC 부호화기 소프트웨어의 부호화 구조에 따른 통계적 특성과 제한적 부호화에 따른 통계적 특성에 대하여 제시하고 이를 분석한다.

• 방송공학회논문지
• /
• 제20권4호
• /
• pp.509-520
• /
• 2015

본 논문은, HEVC (High Efficiency Video Coding) 와의 모듈 중복성을 제거하여 구현 복잡도를 낮춘, 3D-HEVC 머지 모드에 대한 설계를 제안한다. 확장 코덱의 구현 복잡도는 부호화 효율에 못지않게 매우 중요한 고려사항이므로, 가능하다면 레거시 코덱의 설계를 그대로 재사용함으로써 손쉽게 구현될 수 있어야 한다. 그러나 기존의 3D-HEVC 머지 모드 확장구조는 HEVC의 처리과정 내부에 빌트인으로 통합되어 있어서, 레거시 코덱인 HEVC와 중복되는 처리과정을 모두 새로이 재구현해야 함에 따라 구현 복잡도가 매우 높았다. 제안된 방법에서는, 재사용 된 HEVC 모듈들을 그대로 실행하는 단계와, 3D-HEVC에서 새로 도입되거나 수정된 부분만을 실행하는 단계의 구조로 분리하여 머지 모드의 설계를 변경하였다. 본 논문에서 제안된 설계를 적용함으로써, 51.4%에 달하던 중복구현을 제거할 수 있음을 알고리즘 동작분석을 통하여 확인할 수 있었으며, 제안된 설계로 인해서 야기되는 부호화 효율의 감소 및 연산 복잡도의 증가는 전혀 없었다.

• 한국통신학회논문지
• /
• 제41권11호
• /
• pp.1502-1506
• /
• 2016

HEVC (High Efficiency Video Coding)는 최근에 제안된 비디오 압축 표준으로서 이전의 비디오 압축 표준보다 두 배 이상의 부호화 효율을 가진다. 다양한 종류의 인트라 예측 블록과 모드는 HEVC의 높은 압축 성능과 연산 복잡도 증가의 주요 요인이다. 본 논문은 파이프라인과 인터리빙 기술을 사용하여 하드웨어 자원의 요구조건을 줄이는 반면 효율과 성능은 향상시킨 HEVC 용 인트라 예측 하드웨어 구조를 제시한다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2013년도 하계학술대회
• /
• pp.176-179
• /
• 2013

본 논문에서는 JCT-VC 에서 2013 년 1 월에 표준화가 완료된 High Efficiency Video Coding (HEVC)과 구글에서 2013 년 6 월에 개발 완료 예정인 VP9 의 압축 효율 비교를 수행한다. HEVC 는 UHD 등 고화질 방송 등에 대응하도록 디자인 되었으며, VP9 은 유튜브 (YouTube) 등과 같은 인터넷 비디오 스트리밍에 적합하도록 디자인되었다. VP9 의 경우 HEVC 와는 달리 로열티 프리 (royalty-free)를 지향하며 오픈소스 (open source) 방식으로 개발이 진행되고 있다. 본 논문에서는 HEVC 와 VP9 의 디자인 차별점을 소개하고, 랜덤 액세스 환경(Random Access, RA)과 저지연 환경 (Low Delay, LD)에서 HEVC 와 VP9 의 압축 효율을 비교한다. 실험 결과에 따르면, 방송 및 패키지 미디어 등에서 많이 사용될 랜덤 액세스 환경에서는 VP9 이 HEVC 대비 32.7% 열세를 보인다. 비디오 컨퍼런스등과 같은 저지연 환경에서는 VP9 이 HEVC 대비 26.7% 열세를 보인다. VP9 의 경우 개발이 완료된 것이 아니므로, 향후 압축 효율의 향상이 있을 것으로 기대된다.

• 한국콘텐츠학회논문지
• /
• 제17권5호
• /
• pp.1-7
• /
• 2017

동영상 압축에 관한 국제 표준화 기구인 JCT-VC (Joint Collaborative Team on Video Coding) 에서는 High Efficiency Video Coding (HEVC)의 확장 표준으로 스크린 콘텐츠 영상의 부호화 기술을 위한 HEVC Screen Content Coding(HEVC SCC)표준을 제정하였다. 현재까지 개발된 HEVC SCC 기술들 중 가장 높은 부호화 성능을 보이는 화면 내 블록 카피(IBC, Intra Block Copy)기술은 현재 프레임 내에서 복원된 블록들 중 현재 블록과 가장 유사한 블록을 예측하는 과정이다. IBC에서는 전송되는 블록 벡터의 데이터양을 줄이기 위해 예측 블록 벡터 값과 그 차이 값을 부호화 한다. 본 논문에서는 HEVC SCC 참조 소프트웨어인 SCM-2.0과 SCM-4.0을 이용하여 IBC의 블록 벡터 예측 과정에 대해 분석하였다. 또한 분석한 내용을 바탕으로 HEVC SCC IBC의 IBC의 예측 성능 향상을 위해 예측 블록 벡터(BVP, Block Vector Predictor) 후보 선정 과정에서 기존의 공간적 BVP 후보 외에 인접한 BV에 대한 탐색 과정을 추가하여 개선된 BVP 후보 선정 방법을 제안한다. 제안 방법의 실험 결과는 부호화 속도 저하 없이 최소 0.2%부터 최대 1%의 BD-rate 감소를 보인다.

• 전기전자학회논문지
• /
• 제19권3호
• /
• pp.392-399
• /
• 2015

본 논문에서는 HEVC와 VP9 코덱의 계수 변환 (Transform)을 수행하는 통합형 아키텍쳐를 제안하여 하드웨어 크기를 줄이고자 한다. 제안하는 아키텍쳐는 HEVC $4{\times}4$ IDCT, HEVC $4{\times}4$ IDST, VP9 $4{\times}4$ IDCT, VP9 $4{\times}4$ IADST를 통합 하드웨어에서 처리가 가능하다. HEVC $4{\times}4$ IDCT와 VP9 $4{\times}4$ IDCT는 계수의 스케일만 다를 뿐 동일한 IDCT 연산을 사용하며, 마찬가지로 HEVC $4{\times}4$ IDST와 VP9 $4{\times}4$ IADST도 계수의 스케일만 다를 뿐 동일한 IDST 연산을 사용한다. 더욱이 IDCT 연산과 IDST 연산에는 상당히 많은 유사점이 있어 일부 하드웨어를 공동으로 사용할 수 있다. 따라서 제안하는 하드웨어는 4가지 연산에 대해 곱셈기의 계수는 각각 다르지만 버터플라이 덧셈기등은 공통으로 사용하여 통합적으로 수행한다. 0.18um 공정에서 합성했을 때 게이트 수가 약 6,679 게이트로 기존 아키텍처 대비 25.3% 감소함을 확인하였다.