• 제목/요약/키워드: Grounded Inductor

검색결과 14건 처리시간 0.02초

연산증폭기를 이용한 접지형 인덕터의 구성에 관한 연구 (Study on a grounded inductor simulated by the use of the operational amplifier)

  • 김성수;공남수
    • 전기의세계
    • /
    • 제28권9호
    • /
    • pp.35-40
    • /
    • 1979
  • A grounded inductor is proposed which contains only one resistor and operational amplifier. The circuit uses the inherent frequency dependent characteristic of an amplifier to simulate the inductor. A parallel resonance circuit is constructed with the proposed circuit. It has been proved by the experimental results of the resonant circuit that the proposed circuit is equivalent to the grounded lossy inductor. The lossy inductor is imbedded in a passive bandstop prototype, and the resultant characteristic curve has been verified by the experiment.

  • PDF

Inductor Loaded 패치안테나를 이용한 2 소자 배열 안테나의 상호결합 특성 (Mutual Coupling Characteristics of a 2-element Array Antenna using Inductor Loaded Patch Antennas)

  • 김군수;김태영;윤영민;김부균
    • 대한전자공학회논문지TC
    • /
    • 제48권4호
    • /
    • pp.92-99
    • /
    • 2011
  • Inductor loaded 패치안테나를 이용한 2 소자 배열 안테나의 기판 크기에 따른 상호결합 특성에 대하여 연구하였다. Inductor loaded 패치안테나를 각각 E-평면과 H-평면상에 배열하여 상호결합 특성을 비교하였다. Inductor loaded 패치안테나를 이용한 배열 안테나는 배열 방향에 상관없이 두 안테나 소자 간의 상호결합 크기가 매우 작았고 상호결합이 작게 발생하는 패치안테나의 중심과 E-평면방향의 기판 가장자리까지의 거리가 유사한 값을 가짐을 알 수 있었다.

A Novel Grounded Inductor Realization Using a Minimum Number of Active and Passive Components

  • Yuce, Erkan;Minaei, shahram;Cicekoglu, Oguzhan
    • ETRI Journal
    • /
    • 제27권4호
    • /
    • pp.427-432
    • /
    • 2005
  • In this study, we present a new topology for realizing a grounded inductor employing only a single current conveyor, called a negative-type modified inverting second-generation current conveyor (MICCII-), and a minimum number of passive components, two resistors, and one capacitor. The non-ideality effects of the MICCII- on a simulated inductor are investigated. To demonstrate the performance of the presented inductance simulator, we use it to construct a third order Butterworth high-pass filter and a parallel resonant circuit. Simulation results are given to confirm the theoretical analysis.

  • PDF

Q 지수의 개선과 동작 주파수 조절을 위해 궤환 LC-공진기를 이용한 가변 능동 인덕터의 설계 (Design of Variable Active Inductor with Feedback LC-Resonator for Improvement of Q-Factor and Tuning of Operating Frequency)

  • 서수진;유남식;최흥재;정용채
    • 한국전자파학회논문지
    • /
    • 제19권3호
    • /
    • pp.311-320
    • /
    • 2008
  • 본 논문에서는 종래의 접지된 능동 인덕터 구조와 궤환 가변 LC-공진기를 이용한 새로운 가변 능동 인덕터를 제안하였다. 접지된 능동 인덕터는 자이레이터-C 구조로 구현되며, 가변 LC-공진기는 낮은 Q 지수를 갖는 나선 인덕터와 바렉터로 이루어진다. 가변 LC-공진기는 트랜지스터의 기생 커패시턴스에 의한 Q 지수의 감소를 보상하며, LC-공진기의 공진 주파수 조절에 의해 높은 Q 지수를 갖는 주파수 대역을 가변할 수 있다. 매그나칩 $0.18{\mu}m$ 공정을 이용하여 제작된 가변 능동 인덕터는 $4.66{\sim}5.45GHz$ 대역에서 바랙터 제어 전압 조정에 의해 높은 Q 지수를 갖는 주파수를 조정할 수 있으며, 동자 대역에서 50 이상의 Q 지수를 제공한다. 또한, 바렉터 제어전압 조정으로 5.1 GHz에서 $4.12{\sim}5.97nH$의 가변 인덕턴스 값을 얻을 수 있었다.

위상 잡음을 개선한 CMOS VCO의 설계 및 제작 (The Design and Fabrication of Reduced Phase Noise CMOS VCO)

  • 김종성;이한영
    • 한국전자파학회논문지
    • /
    • 제18권5호
    • /
    • pp.539-546
    • /
    • 2007
  • 본 논문에서는 온-칩 스파이럴 인덕터 해석에 대한 3차원 전자장 시뮬레이션 방법을 제시하였으며, 이 방법은 정확히 예측 가능한 CMOS VCO를 설계하는데 적용될 수 있음을 보였다. VCO는 CMOS 0.25 um 표준 공정을 이용하여 LC-공진형으로 구현하였으며, 공진기의 스파이럴 인덕터는 실리콘 기판과의 사이에 그라운드 패턴을 삽입한 경우와 그렇지 않은 경우에 대해 각각 VCO를 구현하여 인덕터의 Q값 개선에 의해 VCO의 위상 잡음이 어느 정도 개선되는지를 검증하였다. 제작된 VCO는 2.5 V 제어 전압에서 3.094 GHz, -12.15 dBm 출력을 가지며, LC 공진에 사용된 단일 인덕터의 Q는 그라운드 패턴을 삽입한 경우 3 GHz에서 8% 정도 개선됨을 시뮬레이션을 통해 검증하였으며, 이로 인한 위상 잡음은 3 MHz 오프셋 주파수에서 9 dB 개선되어짐을 실험을 통해 확인하였다.

Hartley-VCO Using Linear OTA-based Active Inductor

  • Jeong, Seong-Ryeol;Chung, Won-Sup
    • 전기전자학회논문지
    • /
    • 제19권4호
    • /
    • pp.465-471
    • /
    • 2015
  • An LC-tuned sinusoidal voltage-controlled oscillator (VCO) using temperature-stable linear operational transconductance amplifiers (OTAs) is presented. Its architecture is based on Hartley oscillator configuration, where the inductor is active one realized with two OTAs and a grounded capacitor. Two diode limiters are used for limiting amplitude. A prototype oscillator built with discrete components exhibits less than 3.1% nonlinearity in its current-to-frequency transfer characteristic from 1.99 MHz to 39.14 MHz and $220ppm/^{\circ}C$ frequency stability to the temperature drift over 0 to $75^{\circ}C$. The total harmonic distortion (THD) is as low as 4.4 % for a specified frequency-tuning range. The simulated phase noise of the VCO is about -108.9 dBc/Hz at 1 MHz offset frequency in frequency range of 0.4 - 46.97 MHz and property of phase noise of VCO is better than colpitts-VCO.

저전압 고선형 바이폴라 OTA와 이를 이용한 IF 대역통과 필터 (Low-voltage high-linear bipolar OTA and its application to IF bandpass Filter)

  • 정원섭;손상희
    • 대한전자공학회논문지SD
    • /
    • 제44권7호통권361호
    • /
    • pp.37-44
    • /
    • 2007
  • GSM 셀룰러폰을 위한 저전압 고선형 바이폴라 OTA와 이룡 이용한 IF bandpass filter(BPF)를 제안하였다. OTA는 저전압 선형 transconductor, translinear 전류이득 셀, 그리고 3개의 전류 미러로 구성 되어있다. BPF는 2개의 동일한 2차 BPF를 직렬 연결한 형태인데, 2차 BPF는 저항과 커패시터 그리고 2개의 OTA와 커패시터로 된 ground simulated inductor로 구성되어 있다. 8GHz bipolar transistor-array를 사용한 SPICE 시뮬레이션에서는 1mS의 transconductance의 OTA가 ${\pm}2%$ 이하의 선형 오차와 ${\pm}2\;V$에서 ${\pm}0.65\;V$이상의 선형범위를 가짐을 보여준다. transconductor의 온도계수는 $-90ppm/^{\circ}C$이하이다. BPF는 중심 주파수는 $85MHz\;Q$값은 80이 되도록 설계하였다. 중심주파수에서의 온도계수는 $-182ppm/^{\circ}C$이고, BPF의 소비전력은 128mW 이다.

Electronically tunable compact inductance simulator with experimental verification

  • Kapil Bhardwaj;Mayank Srivastava;Anand Kumar;Ramendra Singh;Worapong Tangsrirat
    • ETRI Journal
    • /
    • 제46권3호
    • /
    • pp.550-563
    • /
    • 2024
  • A novel inductance simulation circuit employing only two dual-output voltage-differencing buffered amplifiers (DO-VDBAs) and a single capacitance (grounded) is proposed in this paper. The reported configuration is a purely resistor-less realization that provides electronically controllable realized inductance through biasing quantities of DO-VDBAs and does not rely on any constraints related to matched values of parameters. This structure exhibits excellent behavior under the influence of tracking errors in DO-VDBAs and does not exhibit instability at high frequencies. The simple and compact metal-oxide semiconductor (MOS) implementation of the DO-VDBAs (eight MOS per DO-VDBA) and adoption of grounded capacitance make the proposed circuit suitable for on-chip realization from the perspective of chip area consumption. The function of the pure grounded inductance is validated through high pass/bandpass filtering applications. To test the proposed design, simulations were performed in the PSPICE environment. Experimental validation was also conducted using the integrated circuit CA3080 and operational amplifier LF-356.

A Design of LC-tuned Sinusoidal VCOs Using OTA-C Active Inductors

  • Chung, Won-Sup;Son, Sang-Hee
    • 전기전자학회논문지
    • /
    • 제11권3호
    • /
    • pp.122-128
    • /
    • 2007
  • Sinusoidal voltage-controlled oscillators (VCOs) based on Colpitts and Hartley oscillators are presented. They consist of a LC parallel-tuned circuit connected in a negative-feedback loop with an OTA-R amplifier and two diode limiters, where the inductor is simulated one realized with temperature-stable linear operational transconductance amplifiers (OTAs) and a grounded capacitor. Prototype VCOs are built with discrete components. The Colpitts VCO exhibits less than 1% nonlinearity in its current-to-frequency transfer characteristic from 4.2 to 21.7 MHz and ${\pm}$95 ppm/$^{\circ}C$ temperature drift of frequency over 0 to $70^{\circ}C$. The total harmonic distortion (THD) is as low as 2.92% with a peak-to-peak amplitude of 0.7 V for a frequency-tuning range of 10.8-32 MHz. The Hartley VCO has the temperature drift and THD of two times higher than those of the Colpitts VCO.

  • PDF

High Resistivity SOI RF CMOS 대칭형 인덕터 모델링을 위한 개선된 Optimization 방법 연구 (A Study on Improved Optimization Method for Modeling High Resistivity SOI RF CMOS Symmetric Inductor)

  • 안자현;이성현
    • 전자공학회논문지
    • /
    • 제52권9호
    • /
    • pp.21-27
    • /
    • 2015
  • High resistivity(HR) silicon-on-insulator(SOI) RF CMOS 공정 인덕터의 모델 파라미터를 정확히 결정하기 위하여 직접추출과 simultaneous optimization을 사용한 개선된 방법을 개발하였다. 먼저, 대칭형 인덕터와 센터탭이 접지된 대칭형 인덕터 등가회로들의 Y 및 Z-파라미터 방정식 유도를 통해 일부 모델 파라미터들을 직접 추출하고, 병렬 저항과 전체 인덕턴스 방정식들로 미지 변수들을 줄여 모델링 정확도를 향상시켰다. 또한, 두 등가회로의 동일한 모델 파라미터들을 공통 변수로 두고 S-파라미터 데이터 세트를 동시에 optimization함으로써 optimization 정확도를 크게 향상시켰다.