

(學生論文)

演算増幅器를 이용한 接地型 인덕터의 구성에 관한 研究

Study on a Grounded Inductor Simulated by the use of the Operational Amplifier

김 성 수* · 공 남 수**

Abstract

A grounded inductor is proposed which contains only one resistor and operational amplifier. The circuit uses the inherent frequency dependent characteristic of an amplifier to simulate the inductor.

A parallel resonance circuit is constructed with the proposed circuit. It has been proved by the experimental results of the resonant circuit that the proposed circuit is equivalent to the grounded lossy inductor.

The lossy inductor is imbedded in a passive bandstop prototype, and the resultant characteristic curve has been verified by the experiment.

1. 서 론

집적회로제조기술의 발달로 인한 회로의 초소형화에 따라 인덕턴스(inductance)를 능동 RC 회로망으로 대체하기 위한 많은 연구가 있었으며⁽¹⁻⁴⁾, 능동 RC 소자로서 Gyrator, NIC (Negative Impedance Converter), PIC (Positive Impedance Converter) 및 GIC (Generalized Impedance Converter) 등이 있다⁽⁵⁾. 또한, 1970년에 L.T Bruton이 도입한 FDNR (Frequency Dependent Negative Resistance)의 개념⁽⁶⁾으로 수동회로망내에 포함된 인덕터를 제거시킬 수 있었다.

내부에서 주파수 보상을 한 대부분의 상용 연산증폭기는 20~100rad/sec의 저주파범위를 제외하고는 그 이득을 무한대로 가정할 수 없으며, 안정성때문에 6dB/octave rolloff의 주파수특성을 갖도록 설계되어 있다⁽⁷⁾. 따라서, 연산증폭기의 이득은,

$$A(s) \cong -\frac{A_o W_o}{S + W_o} = -\frac{GB}{S + W_o} \dots \dots \dots (1)$$

로 표시된다.

여기서, A_o 는 open loop dc gain, W_o 는 3dB 차단 주파수, GB는 gain-bandwidth product이다.

역사적으로 볼 때, 이와 같은 연산증폭기의 비이상성은 바람직하지 못한 현상이었으며, 그것이 회로에

미치는 영향을 보상하려고 노력했었다⁽⁸⁻¹⁰⁾.

그러나, 최근 Allen과 Means⁽⁹⁾은 이득이 식 (1)로 표시되는 연산증폭기의 주파수 응답특성을 이용하여 접지 인덕터와 semifloating 인덕터를 구성했다. 그후 연산증폭기의 single-pole rolloff 특성을 커패시턴스(capacitance) 성분으로 이용하여 여파회로를 구성한 많은 문헌들이 나왔다⁽¹¹⁻¹⁶⁾.

본연구에서는 연산증폭기의 single-pole rolloff 특성을 이용하는 접지 lossy 인덕터를 한개의 연산증폭기와 한개의 저항만 사용해서 구성하였다. 이것으로 RLC 병렬공진회로를 구성하여, 그것의 공진특성을 실험하고 이론치와 실험치를 비교해 보았다.

그리고, 구성된 회로가 접지 lossy 인덕터와 등가임을 입증하기 위하여 proto-type 수동 대역저지저파기에 응용하였다.

2. 연산증폭기의 주파수응답특성의 모델링 (Modeling)

식 (1)을 연산증폭기의 single-pole model이라고 부르며, 그림 1은 그것의 기호이다. 또한, 식 (1)은 $W_o \gg$ W_o 의 주파수범위에 대해서는,

$$A(S) = -\frac{GB}{S} \dots \dots \dots (2)$$

로 표현된다. 대부분의 상용 연산증폭기의 W_o 는 20~100 rad/sec의 범위에 있으므로, 주파수에 따라 변하는 연산증폭기의 이득을 나타내는 식으로 식 (1) 대신

* 學生會員 : 釜山大學校 工科大學 電氣機械工學科 4年

** 學生會員 : " " " "

接受日字 : 1979年 7月 18日




그림 1. 연산증폭기
Fig. 1. The operational amplifier.

에 식 (2)를 사용할 수 있다. 식 (2)를 연산증폭기의 Integrator Model 이라고 부른다.

연산증폭기의 \$GB\$ 는 양수이다. 따라서, 복소주파수 \$S'\$ 를

$$S' = \frac{S}{GB} \dots\dots\dots(3)$$

와 같이 정의하면 연산증폭기의 Integrator Model 식 (2)는,

$$A(S') = -\frac{1}{S'} \dots\dots\dots(4)$$

으로 표현된다.

식 (2) 및 식 (4)는 각각 시정수가 $\frac{1}{GB}$ 및 1인 성분기로서 연산증폭기가 사용될 수 있음을 나타낸다.

3. 회로의 구성

그림 2 (a)와 같은 Feedback Configuration 을 가진 능동회로의 입력 어드미턴스(input admittance) \$Y_{in}\$ 을 구해 보면,

$$Y_{in} = Y_i + Y + Y' \dots\dots\dots(5)$$

$$Y' = YG(s) \dots\dots\dots(6)$$

으로 된다.

여기서, VCVS(Voltage-Controlled Voltage Source)의 개루우프 입력 어드미턴스(open loop input admittance)를 \$Y_i\$ 로, 개루우프 이득(open loop gain)을 \$-G(s)\$로, 개루우프 출력 임피던스(open loop output impedance)를 \$O\$ 으로 가정했다.

식 (5)와 입력 어드미턴스가 등가인 수동회로는 그림 2 (b)와 같다. 식 (5) 및 식 (6)에 있는 \$Y'\$ 은 \$Y\$ 와 \$G(s)\$의 적당한 선택에 따라서 \$L, C\$ 및 FDNR로 Simulation 할 수 있다⁽⁷⁾.

본연구에서는 연산증폭기의 single-pole rolloff 특성을 이용할 목적으로 연산증폭기 그 자체를 그림 2 (a)의 VCVS로 대체하였다. 그렇게 하면, 그림 2 (a)에서 VCVS의 이득 \$G(s)\$는 \$A(s)\$ [식 (2)]로 표시될 것이다. 그리고, 연산증폭기는 그 개루우프 입력 어드미턴스 \$Y_i\$가 \$O\$으로, 개루우프 출력 임피던스가 \$O\$으로 가정되기 때문에 그림 2 (a) 및 그림 2 (b)에서 어




그림 2. (a) Lossy L,C 혹은 FDNR 을 Simulation 하기 위한 능동회로
(b) (a)와 입력 어드미턴스가 등가인 수동회로
Fig. 2. (a) Feedback configuration used to simulate lossy L,C or FDNR, and (b) its equivalent input admittance.




그림 3. (a) 제안된 접지 인덕터, (b) (a)와 입력 어드미턴스가 등가인 수동회로
Fig. 3. (a) The proposed lossy inductor, and (b) its equivalent input admittance.

드미턴스 \$Y\$를 컨덕턴스(conductance) \$G_o\$로 선택하면 그림 2 (a) 및 그림 2 (a)는 각각 그림 3 (a) 및 그림 3 (b)로 된다.

그림 3 (a)의 입력 어드미턴스 \$Y_{in}\$ 은,

$$Y_{in} = G_o + G_o \frac{GB}{S} = G_o + \frac{1}{S \frac{1}{G_o GB}} \dots\dots\dots(7)$$

이다. 따라서, 그림 3 (a)의 입력 임피던스와 등가인 수동회로는 그림 3 (b)가 된다. 따라서, 그림 3 (a)는 연산증폭기의 single-pole rolloff 특성을 이용해서 접지 lossy 인덕터로 simulation 된 능동 R 회로이다. 식 (7)에서 알 수 있듯이 제안된 회로는,

$$G_{in} = G_o \dots\dots\dots(8.9)$$

$$L_{in} = \frac{1}{G_o GB} \dots\dots\dots(8.6)$$

제안된 접지 lossy 인덕터의 \$Q\$ 는,

$$Q = \frac{GB}{W} \dots\dots\dots(9)$$

이다. 연산증폭기의 GB는 일정한 값이기 때문에 식 (8)에서 알 수 있는 바와 같이 이 접지 lossy 인덕터의 Q는 회로에 적용될 주파수 W에 반비례한다. 즉, 높은 Q를 얻기 위해서는 회로를 낮은 주파수에서 동작시켜야 한다.

식 (8.6) 및 식 (9)에서, 수동소자 G, 및 능동소자 GB에 대한 Q 및 L_{eq}의 감도를 구해 보면,

$$\int_{GB}^Q = 1, \int_{GB}^{L_{eq}} = -1, \int_{G_0}^Q = 0, \int_{G_0}^{L_{eq}} = 0$$

이다.

4. 실험 및 검토

그림 3 (a)의 회로가 인덕터와 등가인가를 실험적으로 확인하기 위하여 그림 4 (a)와 같은 RLC 병렬 공진회로를 구성했다.

그림 4 (b)에서 보조저항 R₀를 제외한 RLC 병렬 공진회로의 어드미턴스 Y_{in}은.

$$Y_{in} = G_0 + j(WC - \frac{1}{W \frac{1}{G_0 GB}}) \dots\dots\dots(10)$$

이다 또한, 공진주파수 W₀ 및 Q는 각각,

$$W_0 = \sqrt{\frac{G_0 GB}{C}} \dots\dots\dots(11)$$

및

$$Q = \sqrt{\frac{GB}{G_0} C} \dots\dots\dots(12)$$

이다.




그림 4. (a) 능동 병렬 공진회로, (b) (a)와 입력 어드미턴스가 등가인 수동회로
Fig. 4. (a) Active parallel resonant circuit, and (b) Its equivalent input admittance.

그림 4 (a)에서 R₀ ≃ 11.0KΩ, R₀ ≃ 10.7KΩ 및 C ≃ 19.36nF로 정했다. 이 수동소자정수는 RLC Measuring Bridge(TETTEX 2108)로 측정하여 그 tolerance가 2%를 넘지 않는 것을 사용했다. 그리고, 연산증폭기는 GB ≃ 2π(1,387 × 10⁶) rad/sec인 μA741C형(Signetics)을 사용하였다.

식 (10)은 공진점에서는,

$$Y_{in} = G_0 \dots\dots\dots(13)$$

이다. 한편, 식 (13)을 임피던스로 표시하면,

$$Z_{in} = \frac{1}{Y_{in}} = R_0 = R_0 \cdot \frac{V_0}{V_0} \dots\dots\dots(14)$$

와 같다. 식 (14)는 정확하게 공진점을 제외하고는 성립하지 않는다. 그러나, 공진점 근처에서는 큰 오차없이 식 (14)을 적용할 수 있다고 보고 RLC 병렬공진회로 그림 4 (a)의 공진특성의 실측치와 계산치를 비교한 것이 그림 5이다. 그림 5에 있는 표에서 오차는 계산치-실측치/계산치×100(%) [이하 오차는 모두 이식에 의하여 계산되었다]로 계산한 값이다.

그림 4 (a)의 회로에서 계산치와 실측치 사이의 오차는 실험상의 이유때문에 보조저항 R₀를 사용했다는 점, 신호발생기(HP4204A) V₀의 내부임피던스를 무시했다는 점 등으로 생각된다. 또한, 그림 4 (a)의 연산증폭기의 역상입력단에 밀리볼트미터(HP 400GL)의 연결은 연산증폭기의 입력임피던스와 밀리볼트미터의 입력임피던스가 병렬로 접속되는 결과를 가져 오게 되고, 그 결과는 연산증폭기의 입력임피던스를 저하시키며 그것을 무한대로 가정하는데 큰 영향을 주게 되는 때도 오차의 원인이 있다고 추측된다. 특히, 식 (11)에 의하면, 회로의 공진주파수 f₀는 연산증폭기의 GB에 크게 영향을 받는다. 따라서 f₀의 오차는 연산증폭기의 GB를 정확하게 측정하지 못한 때 큰 원인이 있다고 생각된다.

커패시터 C의 가변에 의한 공진주파수 f₀의 변화를




그림 5. 그림 4 (a)의 공진곡선
Fig. 5. The resonantcurve of the Fig. 4 (a)




그림 6 (a). c 가변에 의한 공진주파수 f_0 의 변화
Fig. 6 (a). f_0 versus c




그림 6 (b). R_0 의 가변에 의한 공진주파수 f_0 의 변화
Fig. 6 (b). f_0 versus R_0

그림 6 (a)에 나타내었으며, R_0 의 가변(그림 4 (a)의 회로에서 G_s 및 L_{s0} 의 가변과 동가이다)에 의한 공진주파수 f_0 의 변화를 그림 6 (b)에 나타내었다.

5. 실제여파기에의 응용과 그 주파수 특성

그림 7 (a)의 여파회로는 prototype 수동대역저지여파기이다. 이 여파기의 R_0 IL 부분은 그림 3 (a)에서 구성한 접지 lossy 인덕터로 대체시킬 수 있으며, 이것이 그림 7 (b)의 능동회로이다.




그림 7. (a) 수동 대역저지 여파기, (b) 연산증폭기의 Single-pole rolloff 특성을 이용하는 능동 RC 대역저지 여파기.

Fig. 7. (a) Passive bandstop prototype, (b) Active RC bandstop filter using the operational amplifier pole.

그림 7 (b)의 능동회로를 해석하면,

$$T(s) = \frac{V_o(s)}{V_i(s)} = \frac{R_0 R_2 R_3 C S^2 + (R_2 R_3 - R_0 R_1)}{(R_1 R_2) R_0 R_3 C S^2 + (R_1 + R_2) S + R_2 R_3 G B} \dots (15)$$

이다. 편의상 $R_0 = R_1 = R_2 = R_3$ 로 정하면 식 (15)는,

$$T(s) = -\frac{1}{2} \frac{S^2 + \frac{GB}{RC}}{S^2 + \frac{2}{RC} S + \frac{GB}{RC}} \dots (16)$$

이다. 식 (16)에서 알 수 있듯이 그림 7 (b)의 회로는 연산증폭기의 single-pole rolloff 특성을 이용하는 능동 RC 여파기로서 대역저지여파기이다.

이 여파기의 W_0 및 Q 는 각각,

$$W_0 = \sqrt{\frac{GB}{RC}} \dots (17)$$

및

$$Q = \frac{1}{2} \sqrt{RCGB} \dots (18)$$

이다.

실험을 위하여 그림 7 (b)의 회로에서 수동소자는 $R_0 \cong R_1 \cong R_2 \cong R_3 \cong 10.85 K\Omega$ 및 $C \cong 70.7 nF$ 로 정했다. 이 수동소자들은 R.L.C Measuring Bridge(TETTEX 2108)로 측정하였으며, 그 tolerance가 2%을 넘지 않는 것을 사용하였다. 그리고, 연산증폭기는 $GB \cong 2\pi (1,387 \times 10^5)$ rad/sec 인 $\mu A741C$ 형(Signetcs)을 사용

	계산치	실측치	오차
f_0	16.964	16.95	0.08
Q	71.6	69.2	3.4




그림 8. 여파회로 [그림 7 (b)]의 출력특성.
 Fig. 8. Response curve of the active filter [Fig. 7 (b)].

하였다. 그림 8은 계산치와 실측치를 비교한 주파수 응답특성곡선이며, 계산치와 실측치가 거의 일치하는 여파특성을 보여 주고 있다.

또한 그림 4 (a)의 회로에서 전달함수 $\frac{V_o}{V_i}$ 를 구해 보면,

$$T(s) = \frac{V_o(s)}{V_i(s)} = \frac{R_o}{R_o + R_o} \frac{s \frac{R_o + R_o}{R_o R_o C}}{s^2 + s \frac{R_o + R_o}{R_o R_o C} + \frac{GB}{CR_o}}$$

로 되며, 이 회로가 연산증폭기의 single-pole rolloff 특성을 이용하는 능동 RC 여파기임을 알 수 있다.

6. 결 론

연산증폭기의 single-pole rolloff 특성을 이용해서 간단한 접지 lossy 인덕터를 구성하였다. 회로의 구성에는 한개의 연산증폭기와 한개의 저항만 사용했다. 구성된 회로를 사용해서 RLC 병렬공진회로를 구성하였고, 그 공진특성을 측정함으로써 제안된 회로가 lossy 인덕터와 동가임을 입증하였다.

본연구에서 제안한 회로를 prototype 수동 대역저지 여파기에 응용하여 연산증폭기의 single-pole rolloff 특성을 이용하는 능동 RC 대역저지 여파기를 구성하였으며 그 여파특성의 계산치와 실측치가 거의 일치함을 확인하였다. 이 사실은 연산증폭기의 single-pole rolloff 특성을 이용하여 인덕터로 simulation 한 능동회

로를 RLC ladder 형 회로에 응용하므로써, 연산증폭기의 single-pole rolloff 특성을 이용하는 능동 RC 여파기를 구성할 수 있는 한 방법을 제시하여 준다.

參 考 文 獻

- 1) M.P. Beddoes and K.R. Morin, "Bibliography on Inductance Simulation by Gyrator Methods," IEEE Trans. Circuit Theory, Vol. CT-14, pp.107-111, Mar, 1967.
- 2) S.C. Dutta Roy and V. Nagarajan, "On Inductor Simulation Using a Unity-Gain Amplifier," IEEE J. Solid-State Circuits, Vol. SC-5, pp.95-98, June, 1970.
- 3) P.E. Allen and J.A. Means, "Inductor Simulation Derived From an Amplifier Rolloff Characteristic," IEEE Trans. Circuit Theory, Vol. CT-19, pp.395-397, July, 1972.
- 4) 李太遠, "演算增幅器를 이용한 非接地 Inductance의 構成方式", 전자공학회지, Vol. 11, No.4, 1978.8
- 5) 李太遠, "FDNR을 사용한 傳達函數의 實現에 관한 研究", 전자공학회지, Vol. 12, No. 2, 1975.4
- 6) L.T. Bruton, "Network Transfer Functions Using the Concept of Frequency Dependent Negative Resistance," IEEE Trans. Circuit Theory, Vol. CT-16, pp.406-408, Aug, 1969.
- 7) A. Budak, "Passive and Active Network Analysis and Synthesis," Boston: Houghton Mifflin Company, 1974, (Book)
- 8) R. Tarmi and M.S. Gausi, "Very High-Q Insensitive Active RC Networks," IEEE Trans. Circuit Theory, Vol. CT-17, No. 3, pp.358-366, 1970.
- 9) T.A. Hamilton and A.S. Sedra, "Some New Configurations for Active Filters," IEEE Trans, Circuit Theory, Vol. CT-19, No. 1, pp.25-23, 1972.
- 10) A.S. Sedra and J.L. Espinoza, "Sensitivity and Frequency Limitations of Biquadratic Active Filters, IEEE Trans. Circuits and Systems, Vol. CAS-22, No. 2, pp.122-130, 1975.
- 11) K.R. Rao and S. Srinivasan, "Low-Sensitivity Active Filters Using the Operational Amplifier Pole" IEEE Trans, Circuits and Systems, Vol. CAS-21, No. 2, pp.260-262, 1973.

- 12) R. Schaumann, "Low-Sensitivity High-Frequency Tunable Active Filter Without External Capacitors," IEEE Trans, Circuits and Systems, Vol. CAS-22, No. 1, pp.39~44, 1975.
- 13) H.K. Kim and J.B. Ra, "An Active Biquadratic Building Block Without External Capacitors," IEEE Trans, Circuit and System, Vol. CAS-24, No. 2, pp.689~694, 1977.
- 14) C.F. Ho and P.L. Chiu, "Realization of Active R. Filters Using Amplifier pole," proc, IEE Vol. 123, No. 5, pp.406~410, 1976.
- 15) M.A. Soderstrand, "Design of Active R. Filters Using only Resistors and Operational Amplifiers," INT. J. Electronics, Vol. 40, No. 5, pp.417~432, 1976.
- 16) S. Srinivasan, "Synthesis of Transfer Functions Using the Operational Amplifier Pole," INT. J. Electronice, Vol. 40, No. 1, pp.5~13, 1976.
- 17) E. Moustakas and S.P. Chan, "A Multiple-Feedback Universal Active Filter" INT. J. Electronics, Vol. 41, No. 1, pp.1~24, 1976.