• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제16권11호
• /
• pp.3761-3779
• /
• 2022

The performance of existing recognition algorithms for binary phase shift keying (BPSK) and quadrature phase shift keying (QPSK) signals degrade under conditions of low signal-to-noise ratios (SNR). Hence, a novel recognition algorithm based on features in the graph domain is proposed in this study. First, the power spectrum of the squared candidate signal is truncated by a rectangular window. Thereafter, the graph representation of the truncated spectrum is obtained via normalization, quantization, and edge construction. Based on the analysis of the connectivity difference of the graphs under different hypotheses, the sum of degree (SD) of the graphs is utilized as a discriminate feature to classify BPSK and QPSK signals. Moreover, we prove that the SD is a Schur-concave function with respect to the probability vector of the vertices (PVV). Extensive simulations confirm the effectiveness of the proposed algorithm, and its superiority to the listed model-driven-based (MDB) algorithms in terms of recognition performance under low SNRs and computational complexity. As it is confirmed that the proposed method reduces the computational complexity of existing graph-based algorithms, it can be applied in modulation recognition of radar or communication signals in real-time processing, and does not require any prior knowledge about the training sets, channel coefficients, or noise power.

• 한국정보처리학회논문지
• /
• 제6권7호
• /
• pp.1919-1928
• /
• 1999

기존의 속도 독립 회로 합성 시스템에서 사용되는 기술 방법들은 각각 특정한 설계 양식과 합성 방법에 적합하도록 만들어졌기 때문에 표준화 된 기술 방법으로 채택되지 못하고 있다. 본 논문에서는 하드웨어 기술을 위한 표준 언어인 VHDL을 이용하여 속도 독립 회로를 기술하고 합성하는 방법을 제안한다. VHDL은 광범위한 언어이므로 본 논문에서는 속도 독립 회로의 기술과 합성에 이용될 수 있는 VHDL 부집합을 정의한다. 그리고 VHDL로 기술된 회로 명세를 신호 전이 그래프로 변환한 다음에 기존의 합성 알고리즘을 이용하여 속도 독립 회로를 합성한다. 이를 위하여 각각의 VHDL 문을 부분적인 신호 전이 그래프로 변환하고 부분적인 신호 전이 그래프들을 합병함으로써 VHDL 프로그램 신호 전니 그래프로 변환하는 세계적인 방법을 제안한다. VHDL을 이용함으로써 시뮬레이션, 테스팅 등 기존의 VHDL 기반의 다양한 설계프로그램들과 속도 독립 회로 합성 프로그램을 통합하는 프레임워크 개발이 가능하게 되고 기존의 회로 설계자들이 쉽게 비동기 회로에 접근할 수 있게 되는 장점이 있다.

• 대한수학회보
• /
• 제54권2호
• /
• pp.497-505
• /
• 2017

The rank over a finite field of the adjacency matrix of a directed strongly regular graph is studied, with some applications to the construction of linear codes. Three techniques are used: code orthogonality, adjacency matrix determinant, and adjacency matrix spectrum.

• 한국전자통신학회논문지
• /
• 제17권1호
• /
• pp.153-160
• /
• 2022

그래프신호가 각각의 가중치를 갖고 발생하는 경우 그래프상의 최적의 샘플링 노드집합을 선택하는 탐욕알고리즘에 대해 연구한다. 이를 위해 가중치를 반영한 복원오차를 비용함수로 사용하고 여기에 QR 분해를 적용하여 단순한 형태로 전개한다. 이렇게 도출된 가중치 복원오차를 최소화하기 위해 다양한 수학적 증명을 통해 반복적으로 노드를 선택할 수 있는 수학적 결과식을 유도한다. 이러한 결과식에 기반하여, 노드를 선택하는 샘플링 집합 선택알고리즘을 제안한다. 성능평가를 위해 다양한 그래프에서 발생하는 가중치를 갖는 그래프신호에 적용하여 기존 샘플링 선택 기술대비, 복잡도를 유지하면서 가중치 신호의 복원성능이 우수함을 보인다.

• 한국전자통신학회논문지
• /
• 제15권6호
• /
• pp.1023-1030
• /
• 2020

임의의 그래프 신호를 복원하기 위해 그래프상의 일부 노드로 구성된 샘플링 집합내의 노드들의 신호값만을 사용하게 되는 경우, 이를 위한 최적의 샘플링 집합 선택 문제에 대해 연구한다. 고도의 계산량을 요구하는 고유값 분해 (eigen decomposition)를 사용하지 않고, 노드를 선택하는 과정에서의 신호 변화값의 차이를 비용함수로 제시한다. 구체적으로, 기존 방식의 비용함수인 신호 복원오차를 최소화하는 대신에 본 연구에서는 신호 변화값의 차이를 비용함수로 채택하여 이를 최소화하는 간단하고 고속의 탐욕 (greedy) 샘플링 집합선택 알고리즘을 제안한다. 기존의 고속알고리즘과 성능평가 비교를 위해 다양한 그래프 신호에 대한 폭넓은 실험을 진행하여, 기존 방식 대비 신호복원 성능감소를 약 7% 이내로 유지하면서 실행시간을 10배이상으로 단축하였음을 보인다.

• 한국정보통신학회논문지
• /
• 제24권12호
• /
• pp.1682-1687
• /
• 2020

대역폭 제한 그래프신호의 신호복원을 위해서 최대의 정보를 제공하기 위한 그래프 상의 노드를 선택하는 샘플링 집합 선택 알고리즘에 대해 연구한다. 저 복잡도 선택알고리즘을 구현하기 위해 직접적인 비용함수인 신호 복원오차를 최소화 하는 대신, 신호 복원오차의 최대값을 최소화하는 방법에 대해 집중한다, 이를 위해, 추가적인 복잡도 개선을 위해 유용한 근사화공식을 적용하여 성능손실을 최소화하면서 복잡도를 개선한 저 복잡도 탐욕알고리즘을 제안한다. 다양한 그래프신호에 대한 폭넓은 실험을 통해, 기존 저 복잡도 방식과 신호복원성능 및 복잡도를 평가 비교하여 기존방식대비 신호복원 및 복잡도면에서 모두 성능 개선이 있음을 보였으며, 이는 실시간 응용분야에서 실용적인 해결방식으로써 경쟁력 있는 대안을 제시한다.

• ETRI Journal
• /
• 제31권2호
• /
• pp.240-242
• /
• 2009

A computationally efficient implementation of the progressive edge-growth algorithm is presented. This implementation uses an array of red-black (RB) trees to manage the layered structure of check nodes and adopts a new strategy to expand the Tanner graph. The complexity analysis and the simulation results show that the proposed approach reduces the computational effort effectively. In constructing a low-density parity check code with a length of $10^4$, the RB-tree-array-based implementation takes no more 10% of the time required by the original method.

• 정보처리학회논문지A
• /
• 제9A권1호
• /
• pp.61-74
• /
• 2002

본 논문에서는 시간 제한 조건을 가진 자유 선택 신호 전이 그래프로부터 비동기 회로를 합성하는 방법을 기술한다. 이 방법에서는 상태 그래프를 생성하지 않고 신호 전이 그래프로부터 직접 신호 전이들간의 관계를 구하여 비동기 회로를 합성한다. 본 논문의 합성 방법에서는 자유 선택 신호 전이 그래프를 선택 행위가 없는 결정성 신호 전이 그래프에 대하여 타이밍 분석을 수행하여 임의의 두 신호 전이 사이의 시간 제약 병렬 관계와 시간 제약 인과 관계를 구한다. 다음에는 이 관계들을 이용하여 각 결정성 신호 전이 그래프에 대한 합성을 수행하고 그 결과를 합병함으로써 전체 회로를 합성한다. 실험 결과에 의하면 본 논문에서 제안한 합성 방법은 상태 공간이 큰 회로에 대하여 현저하게 합성시간을 단축시킬 수 있을 뿐 만 아니라 기존의 상태 그래프 기반 합성 방법과 비교하여 거의 같은 면적의 회로를 합성한다.

• 한국전자통신학회논문지
• /
• 제18권5호
• /
• pp.895-900
• /
• 2023

그래프에서 전체 노드중 일부 노드를 선택하고 선택된 노드에서 발생하는 신호로부터 원 신호를 복원하는 저 복잡도를 갖는 샘플링 기술에 대해 연구한다. 이를 위해, 매 단계에서 한 개의 노드를 선택하는 탐욕 알고리즘을 기반으로, 기존의 방식인 최소 비용값을 갖는 노드를 찾기 위해 전체노드를 탐색 및 계산하는 방식을 취하지 않고 임계값을 설정하여 임계값 이하의 값을 갖는 노드를 선택하도록 하여 탐색 및 비용함수 계산비용을 줄이는 방식을 제안한다. 복원성능 저하를 막기 위해 정확한 임계값 설정이 요구되며, 이를 위해 임계값을 구하기 위한 매 단계에서 샘플링 집합 크기와의 관계식을 정립한다. 다양한 그래프상에서 복원성능 및 복잡도 (실행시간) 평가를 수행하여, 기존 방식 대비 복원성능을 유지하면서 평균 1.3배 이상 빠른 실행시간이 보임을 확인했다.

• 전기전자학회논문지
• /
• 제22권3호
• /
• pp.532-538
• /
• 2018

본 논문은 자성센서 기반 지뢰탐지기를 개발하는 과정에서 필요한 신호처리 알고리즘을 제안한다. 탐지신호의 세기는 탐지 코일에 수신된 자기장의 변화량을 이용하여 얻는다. 표적이 없을 때 대비 표적이 있을 때의 상대적인 신호세기를 계산하기 때문에 표적이 없는 상태에서 calibration data를 만든다. 자기장은 장비 자체의 전기적인 잡음 또는 주변 환경의 영향을 받으므로 calibration을 지속적으로 수행하고 갱신하는 것이 중요하다. 마지막으로 표적에 의해 발생하는 신호크기의 변화량, 즉 단위 시간 당 그래프의 기울기 값이 일정 수준 이상 도달하는지 감시하여 정확한 탐지지점과 신호크기를 판별한다.