• 한국정보통신학회논문지
• /
• 제4권3호
• /
• pp.713-719
• /
• 2000

고체상 켜쌓기법(solid phase epitaxy)으로$Ge_xSi_{1-x}/Si$(111) 이종접합을 형성하기 위해 Si(111) 기판위에 먼저 Au를 1000A 증착하고 그 위에 Ge을 1000A 증착시켜 a-Ge/Au/Si(111)구조를 형성하고 이를 고진공 조건에서 이단계 열처리 하였다. 열처리 후 Auger 전자분광분석(AES), X-ray 회절(XRD), 고분해 투과전자현미경(HRTEM) 등을 통해 Au와 Ge의 거동과 형성된 $Ge_xSi_{1-x}$막의 특성을 열처리 조건에 따라 분석하였다. a-Ge/Au/Si(111)구조는 열처리에 의해 Au/GeSi/Si(111)의 구조로 변했으며 형성된$Ge_xSi_{1-x}/$((111)층은 Si(111) 기판의 면 방향과 잘 일치하였다. 그러나 $Ge_xSi_{1-x}/Si$((111)층 내부에 적층결함, 전이, 쌍정, planar defect 등이 주로 (111)면 방향으로 형성되어 있음을 알 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권6호
• /
• pp.854-859
• /
• 2016

Recently, GeSn is drawing great deal of interests as one of the candidates for group-IV-driven optical interconnect for integration with the Si complementary metal-oxide-semiconductor (CMOS) owing to its pseudo-direct band structure and high electron and hole mobilities. However, the large lattice mismatch between GeSn and Si as well as the Sn segregation have been considered to be issues in preparing GeSn on Si. In this work, we deposit the GeSn films on Si by DC magnetron sputtering at a low temperature of $250^{\circ}C$ and characterize the thin films. To reduce the stresses by GeSn onto Si, Ge buffer deposited under different processing conditions were inserted between Si and GeSn. As the result, polycrystalline GeSn domains with Sn atomic fraction of 6.51% on Si were successfully obtained and it has been demonstrated that the Ge buffer layer deposited at a higher sputtering power can relax the stress induced by the large lattice mismatch between Si substrate and GeSn thin films.

• 한국진공학회지
• /
• 제17권2호
• /
• pp.156-159
• /
• 2008

Pseudo-MOSFET 방법을 이용하여 Ge농도에 따른 SiGe-on-Insulator(SGOI) 기판의 특성을 평가하였다. SGOI 기판은 compressive-SiGe / Relaxed-Si / Buried oxide / Si-substrate 구조로 SOI 기판 위에 에피택셜 성장법으로 SiGe층을 형성하였으며 compressive SiGe층의 Ge 농도는 각각 16.2％, 29.7％, 34.3％, 56.5％ 이다. 실험결과 Ge 농도가 증가함에 따라 누설전류가 증가하는 특성을 보였으며 threshold voltage는 nMOSFET의 경우 3V에서 7V로 이동하였으며 pMOSFET의 경우도 -7 V에서 -6 V로 이동하는 특성을 보였다. 급속 열처리 공정 (rapid thermal anneal) 후에 매몰 산화층과 기판 계면간의 스트레스에 의한 포획준위가 발생하여 소자특성이 열화되었지만, $H_2/N_2$ 분위기에서 후속 열처리 공정 (post RTA anneal) 을 통하여 계면 간의 포획준위를 감소시켜 SGOI Pseudo-MOSFET의 전기적 특성이 개선되었다.

• 한국진공학회지
• /
• 제2권2호
• /
• pp.161-165
• /
• 1993

Si(100)와 Si(111) 표면에 에피 성장시킨 Ge의 기하학적, 전기적 구조가 scanning tunneling microscope로 연구되었다. Ge 원자는 scanning tunneling spectroscopy와 bias 전압을 달리한 STM 상에서 Si 원자와 구별되었다. 이것을 이용하여 Ge의 성장 형태를 연구하였다. (2${\times}$1) 재배열 구조를 가진 (100) 표면에서 Ge 성장층은 720K에서 B형의 step edge로부터 주로 성장하였다. (111) 표면에서도 주로 step edge에서 성장하였으며, Ge의 양과 annealing 온도에 따라 (5${\times}$5)와 (7${\times}$7)구조가 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.449-452
• /
• 1998

We have studied the oxidatio nrte of $Si_{1-x}Ge_{x}$ epitaxial layer grown by MBE(molecular beam epitaxy). Oxidation were performed at 700.deg. C, 800.deg. C, 900.deg. C, and 1000.deg. C. After the oxidation, the results of AES(auger electron spectroscopy) showed that Ge was completely rejected out of the oxide and pile up at $SiO_{2}/$Si_{1-x}Ge_{x}$ interface. It is shown that the presence of Ge at the $SiO_{2}$/$Si_{1-x}Ge_{x}$ interface changes the dry oxidation rate. The dry oxidation rate was equal to that of pure Si regardless of Ge mole fraction at 700.deg. C and 800.deg.C, while it was decreased at both 900.deg. C and 1000.deg.C as the Ge mole fraction was increased. The ry oxidation rates were reduced for heavy Ge concentration, and large oxidation time. In the parabolic growth region of $Si_{1-x}Ge_{x}$ oxidation, The parabolic rate constant are decreased due to the presence of Ge-rich layer. After the longer oxidation at the 1000.deg.C, AES showed that Ge peak distribution at the $SiO_{2}$/$Si_{1-x}Ge_{x}$ interface reduced by interdiffusion of silicon and germanium.

• 전자공학회논문지A
• /
• 제28A권5호
• /
• pp.380-386
• /
• 1991

Hydrogen plasma-assisted epitaxial(PAE) growth of GaAs/Si and GaAs/Ge/Si with Ge buffer layer has been investigated. By means of photoluminescence, Nomarski microscopu, and $\alpha$-step, it could be known that GaAs on Si with Ge buffer layer has better crystalline quality than GaAs on Si without Ge buffer layer. The stoichiometry of GaAs layer on Si was confirmed by the depth profile of Auger electron spectroscope (AES). Also the native oxide(SiO$_2$) layer on Si substrate was plama-etched and the removal of the oxide layer was confirmed by AES. Photoluminescence peak wavelength of GaAs/Ge/Si with Ge buffer of 1\ulcorner thickness and GaAs growth rate of 160$\AA$/min was 8700$\AA$and FWHM was 12$\AA$.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.60-60
• /
• 2003

디자인 룰에 의해 Gate Length 가 100nm 이하로 줄어듦에 따라 Gate delay 감소와 Switch speed 향상을 위해 보다 더 큰 drive current 를 요구하게 되었다. 본 연구는 dirve current 를 증가시키기 위해 고안된 Strained Si substrate 를 만들기 위한 SiGe layer 성장에 관한 연구이다. SiGe layer를 성장시킬 때 SiH$_4$ gas와 GeH$_4$ gas를 furnace에 flow시켜 Chemical 반응에 의해 Si Substrate를 성장시키는 LPCVD(low pressure chemical vapor depositio)법을 사용하였고 SIMS와 nanospec을 이용하여 박막 두께 및 Ge concentration을 측정하였고, AFM으로 surface의 roughness를 측정하였다. 본 연구에서 우리는 10,20,30,40%의 Ge concentration을 갖는 10nm 이하의 SiGe layer를 얻기 위하여 l0nm 이하의 fixed 된 두께로 SiGe layer를 성장시킬 때 temperature, GeH$_4$ gas pre-flow, SiH$_4$ 와 GeH$_4$의 gas ratio를 변화시켜 성장시킨 후 Ge 의 concentration과 실제 형성된 두께를 측정하였고, SiGe의 mole fraction의 변화에 따른 surface의 roughness 를 측정하였다. 그 결과 10 nm의 두께에서 temperature, GeH$_4$ gas pre-flow, SiH$_4$ 와 GeH$_4$ 의 gas ratio의 변화와 Ge concentration 과의 의존성을 확인 할 수 있었고, SiGe 의 mole traction이 증가하였을 때 surfcace의 roughness 가 증가함을 알 수 있었다. 이 연구 결과는 strained Si 가 가지고 있는 strained Si 내에서 n-FET 와 P-FET사이의 불균형에 대한 해결과 좀 더 발전된 형태인 fully Depleted Strained Si 제작에 기여할 것으로 보인다.

• 한국진공학회지
• /
• 제14권1호
• /
• pp.29-34
• /
• 2005

실리콘-게르마늄 바이시모스(SiGe BiCMOS) 소자 제작시 발생하는 실리콘-게르마늄 이종접합 바이폴라 트랜지스터(SiGe HBT) 열화 현상에 대하여 고찰하였다. 독립적으로 제작된 소자에 비해 SiGe BiCMOS 공정에서의 SiGe HBT소자는 얼리 전압(Early voltage), 콜렉터-에미터 항복전압 및 전류이득등의 DC특성이 열화되고 상당한 크기의 베이스 누설전류가 존재한다는 것을 알 수 있었다. 또한 AC 특성인 차단주파수(f/sub T/) 및 최대 진동주파수(f/sub max/)도 1/2이하로 현저하게 저하되는 것을 확인하였다. 이는 고온의 소오스-드레인 열처리에 의한 붕소의 농도분포 변화가 에미터-베이스 및 콜렉터-베이스 접합 위치에 변화를 주고, 결국 실리콘-게르마늄 내에서의 접합 형성이 이루어지지 않아 전류 이득이 감소하고 기생 장벽이 형성되어서 발생한 현상이다.

• 한국전기전자재료학회논문지
• /
• 제17권9호
• /
• pp.916-923
• /
• 2004

In this paper, the strained Si$_{0.9}$Ge$_{0.1}$ epitaxial layers grown by a reduced pressure chemical vapor deposition (RPCVD) on Si (100) were characterized by Rutherford backscattering spectrometery (RBS) for the fabrication of an SiGe heterojunction bipolar transistor(HBT). RBS spectra of the ${Si}_0.9{Ge}_0.1$epitaxial layers grown on the Si substrates which were implanted with the phosphorus (P) ion and annealed at a temperature between $850^{\circ}C$ - $1000^{\circ}C$ for 30min were analyzed to investigate the post thermal annealing effect on the grown${Si}_0.9{Ge}_0.1$epitaxial layer quality. Although a damage of the substrates by P ion-implantation might be cause of the increase of RBS yield ratios, but any defects such as dislocation or stacking fault in the grown ${Si}_0.9{Ge}_0.1$ epitaxial layer were not found in transmission electron microscope (TEM) photographs. The post high temperature rapid thermal annealing (RTA) effects on the crystalline quality of the ${Si}_0.9{Ge}_0.1$ epitaxial layers were also analyzed by RBS. The changes in the RBS yield ratios were negligible for RTA a temperature between $900^{\circ}C$ - $1000^{\circ}C$for 20 sec, or $950^{\circ}C$for 20 sec - 60 sec. A SiGe HBT array shows a good Gummel characteristics with post RTA at $950^{\circ}C$ for 20 sec.sec.sec.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 하계학술대회 논문집
• /
• pp.55-58
• /
• 2000

SiGe heterojuction bipolar transistors (HBT) have been studied and applied for advanced high speed integrated circuits. Device characteristics of SiGe HBT depending on the Ge profile of the transistor base region have been analysed using a device simulator, ATLAS/BLAZE. The models and parameters have been calibrated to the measured characteristics of the device, having a trapeziodal base profile, including the cut-off frequency of 45GHz and the dc current gain of 200. The Ge concentration which increases linearly, exponentially, or root-functionally from the emitter-base junction to the base-collector junction, has been tried to find out the influence on the device characteristics. The cut-off frequency and gain rather strongly depends on the exponential and root-functional Ge base profiles, respectively.