• 소성∙가공
• /
• 제6권6호
• /
• pp.489-499
• /
• 1997

The injection molding process is analyzed to get the information on the mold design parameters and the optimum process conditions for automotive plastic front fender. The gate position, runner size and cooling channel are determined by the estimation of the flow balance, packing time, uniform cooling and shrinkage and warpage in the injection molding analyses. The procedure can be used in the mold design in the early stage when developing plastic parts.

• 전력전자학회논문지
• /
• 제8권1호
• /
• pp.24-29
• /
• 2003

현재 120kV/70A 고압 스위치가 KSTAR의 NBI 시스템에 사용되기 위하여 대전의 원자력 연구소에 설치되어 있다. NBI 시스템은 아크 발생시 이온 소스를 보호하기 위하여 전압의 빠른 차단 및 빔 전류의 유시를 위하여 전압의 빠른 턴온이 요구된다. 따라서 고압 스위치와 아크 검출회로는 NBI 시스템에서 중요한 부분을 차지하고 있다. 고압의 반도체 스위치는 NBI 시스템 뿐만 아니라 산업전반에서 요구되고 있다. NBI 시스템에 적용된 120kV/70A 고압 스위치는 100개의 MOSFET 소자를 직렬연결하였으며 본 논문에서 제안한 바이어스 전원이 없는 간단한 구동회고를 사용하였다. 실험식에서의 시험 및 현장에서 100kW의 모의 저항부하와 NBI 이온 소스에 적용한 실험결과를 제시하였다. 본 논문은 120kV/70A 고압 MOSFET 스위치와 간단한 게이트 구동회로의 설계를 제시하였으며, 제작 및 시험기간 동안의 문제점 및 해결방안에 대해서도 제시하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권3호
• /
• pp.146-153
• /
• 2006

We have been investigating InGaAs HEMTs as a future high-speed and low-power logic technology for beyond CMOS applications. In this work, we have experimentally studied the role of the side-recess spacing $(L_{side})$ on the logic performance of 50 nm $In_{0.7}Ga_{0.3}As$ As HEMTs. We have found that $L_{side}$ has a large influence on the electrostatic integrity (or short channel effects), gate leakage current, gate-drain capacitance, and source and drain resistance of the device. For our device design, an optimum value of $L_{side}$ of 150 nm is found. 50 nm $In_{0.7}Ga_{0.3}As$ HEMTs with this value of $L_{side}$ exhibit $I_{ON}/I_{OFF}$ ratios in excess of $10^4$, subthreshold slopes smaller than 90 mV/dec, and logic gate delays of about 1.3 ps at a $V_{CC}$ of 0.5 V. In spite of the fact that these devices are not optimized for logic, these values are comparable to state-of-the-art MOSFETs with similar gate lengths. Our work confirms that in the landscape of alternatives for beyond CMOS technologies, InAs-rich InGaAs FETs hold considerable promise.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.58-65
• /
• 2009

본 논문에서는 캐패시터로 상승 시간과 하강 시간을 조절하고 슈미트 트리거의 스위칭 전압을 이용한 데드 타임 회로를 갖는 고전압 구동 IC (High Voltage Gate Driver IC)를 설계하였다. 설계된 고전압 구동 IC는 기존 회로와 비교하여 온도에 따 른 데드 타임 변동을 약 52% 줄여 하프브리지 컨버터의 효율을 증대시켰으며 캐패시터 값에 따라 가변적인 데드 타임을 가진다. 또한 숏-펄스 (short-pulse) 생성회로를 추가하여 상단 레벨 쉬프트 (High side part Level shifter)에서 발생하는 전력소모를 기존의 회로에 비해 52% 감소 시켰고, UVLO를 추가하여 시스템의 오동작을 방지하여 시스템의 안정도를 향상시켰다. 제안한 회로를 검증하기 위해 Cadence의 Spectre을 이용하여 시뮬레이션 하였고 1.0um 공정을 이용하였다.

• 한국철도학회논문집
• /
• 제13권5호
• /
• pp.504-508
• /
• 2010

고전압 절연 게이트 바이폴라 트랜지스터 (IGBT)의 개발로 기존의 GTO(Gate Turnoff Thyristor)가 적용되는 분야에서 더 효율적인 새로운 소자로 인정받고 있다. IGBT는 금속 산화막 반도체 트랜지스터(MOSFET)와 바이폴라 전력 트랜지스터의 장점을 결합한 소자이다. IGBT의 전기적 특성의 변화는 주로 입력단자에 MOSFET와 출력단자에 PNP 트랜지스터의 특성에 달려있다. IGBT의 가장 중요한 설계변수중의 하나인 문턱전압의 변화는 방사선이 존재하는 환경에 게이트 산화막(oxide)에서 전하포획(charge trapping)에 의해 발생되고 에너지 손실을 야기시킨다. 또한, 에너지 손실은 초퍼회로의 인덕턴스 값이 변화될 때 발생됨을 연구한다. 본 논문에서 IGBT의 전기적 특성을 SPICE로 시뮬레이션하고, IGBT 기반 인덕턴스와 문턱전압의 변화에 따른 전기적 특성을 분석하고자 한다.

• 한국자기학회지
• /
• 제11권3호
• /
• pp.134-140
• /
• 2001

Flux-gate마그네토미터는 1930년대에 개발되어 오늘날까지 저자장측정장치로 널리 사용되고 있다. 본 연구에서는 비정질 코아를 사용하여 분해능이 우수하고 소비 전력이 적으면서 장기적 신뢰성이 우수한 Hux-gate마그네토미터를 개발하기 위하여, 교류자기 특성이 우수한 Allied Chem.사의 2714A의 열처리에 의한 센서코아의 자기적 특성변화를 측정하였다. As quenched상태로 사용한 센서코아는 센서의 noise정도가 높고 시간과 온도에 따라서 교류자기특성이 변화하였으나, 350 $^{\circ}C$에서 1시간 열처리한 시편의 경우, 센서의 noise 정도는 as quenched 상태보다 10배 정도 향상되었으며, 주파수 DC~10 Hz 범위에서 0.1 nT 정도의 noise를 보였다. 자기적특성 또한 매우 안정적인 특성을 보였으며, 시간이 경과함에 따라 최대자화력, 각형비, 보자력등이 지수함수적으로 포화치에 접근하는 경향을 보였다. 따라서 센서 설계시 이들 특성의 변화를 고려할 경우 장기적으로 매우 안정된 flux-gate마그네토미터의 개발이 가능함을 알 수 있었다.

• 한국정밀공학회지
• /
• 제29권6호
• /
• pp.648-653
• /
• 2012

Cavity pressure, an important factor in injection molding process, should be minimized to enhance injection molding quality. In this study, we decided the locations of valve gates to minimize the maximum cavity pressure. To solve this problem, we integrated MAPS-3D (Mold Analysis and Plastic Solution-3Dimension), a commercial injection molding analysis CAE tool, using the file parsing method of PIAnO (Process Integration, Automation and Optimization) as a commercial process integration and design optimization tool. In order to reduce the computational time for obtaining the optimal design solution, we performed an approximate optimization using a meta-model that replaced expensive computer simulations. To generate the meta-model, computer simulations were performed at the design points selected using the optimal Latin hypercube design as an experimental design. Then, we used micro genetic algorithm equipped in PIAnO to obtain the optimal design solution. Using the proposed design approach, the maximum cavity pressure was reduced by 17.3% compared to the initial one, which clearly showed the validity of the proposed design approach.

• 실천공학교육논문지
• /
• 제8권2호
• /
• pp.111-120
• /
• 2016

여러 가지 센서를 이용한 IOT(Internet Of Thing) 시스템의 FPGA 설계용 교육장비를 소개한다. 센서들은 다양한 출력 방식을 가지고 있어서 출력 방식에 따른 센서 인터페이스 컨트롤러를 FPGA 상에서 설계가 필요하다. 본 장비는 아날로그 출력인 경우에 FPGA(Field Programmable Gate Array)내에 있는 ADC(Analog-to-Digital Converter) 방식과 디지털 출력인 경우에 $I^2C$(Inter-Integrated Circuit), SPI(Serial Peripheral Interface Bus) 통신방식 및 GPIO(General-Purpose Input/Output)를 통해 사용한 방식에 따른 여러 가지 센서 인터페이스 컨트롤러의 설계가 가능하다. 이미지 센서를 이용해서 영상 처리 하드웨어 설계가 가능하고 더불어 영상 및 영상처리 결과를 모니터에 출력하는 VGA(Video Graphics Array) 컨트롤러 설계도 가능하다. 본 장비는 유,무선 네트워크에 통신이 가능한 IOT 시스템을 위해서 한 칩에 디지털 하드웨어와 Linux System을 결합한SOC(System on Chip) 설계가 가능하다. 이 장비를 이용해서 "이미지센서 기반의 하드웨어 설계와 가속도센서 기반의 하드웨어 설계"의 사례를 소개하고 그 설계를 기반으로 "FPGA를 이용한 디지털시스템 설계" 교과목의 교육 가능한 사례를 소개한다. 학생들에 의해서 새롭게 설계한 하드웨어를 본 FPGA를 이용해서 하드웨어 장비에 적용시키는 능력을 배양할 수 있고, 또한 개념설계, 부분설계, 상세설계를 통해서 FPGA 기반 하드웨어의 창의적 종합설계 능력을 키울 수 있다.

• Journal of Electrical Engineering and Technology
• /
• 제9권6호
• /
• pp.1995-2003
• /
• 2014

Power semiconductor devices have been the major backbone for high-power electronic devices. One of important parameters in view of power semiconductor devices often characterize with a high breakdown voltage. Therefore, many efforts have been made, since the development of the Insulated Gate Bipolar Transistor (IGBT), toward having higher level of breakdown voltage, whereby the typical design thereof is focused on the structure using the field ring. In this study, in an attempt to make up more optimized field-ring structure, the characteristics of the field ring were investigated with the use of theoretical arithmetic model and methodologically the design of experiments (DOE). In addition, the IGBT having the field-ring structure was designed via simulation based on the finding from the above, the result of which was also analyzed. Lastly, the current study described the trench field-ring structure taking advantages of trench-etching process having the improved field-ring structure, not as simple as the conventional one. As a result of the simulation, it was found that the improved trench field-ring structure leads to more desirable voltage divider than relying on the conventional field-ring structure.

• 방송공학회논문지
• /
• 제16권1호
• /
• pp.174-177
• /
• 2011

본 논문에서는 CSD 계수로 표현되는 FIR 필터를 설계하는 방법에 관하여 고찰한다. 먼저, 게이트 수 측면에서 필터의 복잡도를 추정하는 방법을 제시한다. 이 방법을 통하여 최소의 복잡도를 가지면서 요구되는 성능을 만족시키는 필터를 설계할 수 있다. 다음으로 BonsaiG이라는 MILP 프로그램에 근거한 CSD 필터 설계 프로그램을 제시한다. 2가지 예제를 통해 설계된 필터의 게이트 수가 400-600 정도 차이를 나타내고, 이러한 비교를 통해 최적의 필터를 얻을 수 있음을 보인다.