• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.887-890
• /
• 2005

DGMOSFET는 CMOS 스케일링의 확장 및 단채널 효과를 보다 효과적으로 제어할 수 있는 유망란 소자이다. 특히 20nm이하의 도핑되지 않은 Si 채널에서 단채널 효과를 제어하는데 가장 효과적이다. 본 논문에서는 DGMOSFET의 해석학적 전송모델을 제시할 것이다. 단채널 효과를 해석학적으로 분석하기 위해 Subthreshold Swing(SS), 그리고 문턱전압 roll-off(${\Delta}V_{th}$) 등을 이용하였다. 여기서 제시된 모델은 이온방출효과와 source-drain 장벽을 통해 캐리어들의 양자 터널링을 포함하여 해석할 것이다. 여기서 제시된 모델은 gate길이, 채널두께, 게이트 산화막 두께 등을 설계하는데 이용할 것이다.

• 한국수자원학회:학술대회논문집
• /
• 한국수자원학회 2021년도 학술발표회
• /
• pp.238-238
• /
• 2021

토목 구조물에서 수문 (Gate)은 다양한 시설에서 설계되어 적용되고 있다. 이런 수문은 용도나규모, 사용재료, 구동방식에 의해 다양하게 분류되는데, 본 글에서 다룰 Girder 타입의 Sluice Gate 는 가장 많은 분야에서 포괄적으로 적용되는 수문 형식중 하나이다. 일반적으로 2m×2m 미만의 소규모 수문에서는 수문설계에 수리계산이나 응력검토를 요하지 않으나, 높이 5m 가 넘는 대형 수문의 경우 비체의 무게가 수십톤에 달하기 때문에 정수역학이나 동수역학과 같은 수리학적 설계가 반드시 필요하다. 수문설계는 크게 세 가지 해석을 다루는데, 첫 번째는 정수역학 또는 동수역학적 거동에 대한 수문 비체의 구조해석이고 두 번째는 수문의 상승 및 하강을 위한 권양장치 및 수문비체, 구동장치 등의 계산이며 마지막으로는 수문의 형상과 수류형상에 따른 수문의 진동해석 이다. 본 글에서는 두 번째에 해당하는 수문의 상승 및 하강에 영향을 미치는 수리학적 요소들을 통해 가장 합리적인 수문형상설계에 대해 논하고자 한다. 특히 국내에서는 Girder 타입의 수문설계에서 수문하단부 sill 부근의 형상을 쐐기 형태로 일률적으로 적용하고 있는데, 이를 개선하여 유체역학적으로나 경제적으로 보다 유리한 설계안을 본 글을 통해 제안하고자 한다.

• 전기전자학회논문지
• /
• 제27권4호
• /
• pp.630-635
• /
• 2023

SiC는 고온, 고전압을 비롯한 악조건에서의 내성이 기존 산업분야의 대다수를 점유하고 있는 Silicon에 비해 우수하여 전력반도체 분야에서 Silicon의 위치를 대체하여 가고 있다. 본 논문은 전력 반도체 소자 중 하나인 4H-SiC Planar MOSFET에 알루미늄으로 Gate를 형성하여 다결정 Si 게이트와 대비, 파라미터 값들이 일관성을 갖도록 하였으며, SiC MOSFET의 채널 도핑 농도에 변화를 주어 문턱전압과 항복전압, IV 특성을 연구하였다.

• 신재생에너지
• /
• 제20권1호
• /
• pp.116-125
• /
• 2024

Ultra-low-head is an unexplored classification among the sites in which hydroelectric power can be produced. This is typically owing to the low power output and the economic value of the turbines available in this segment. A turbine capable of operating in an ultra-low-head condition without the need of a dam to produce electricity is developed in this study. A gate structure installed at a shallow water channel acting as a weir generates artificial head for the turbine mounted on the gate to produce power. The turbine and generator are designed to be compact and submersible for an efficient and silent operation. The gate angle is adjustable to operate the turbine at varying flow rates. The turbine is designed and tested using computational fluid dynamics tools prior to manufacturing and experimental studies. A parametric study of the runner blade parameters is conducted to obtain the most efficient blade design with minimal hydraulic losses. These parameters include the runner stagger and runner leading edge flow angles. The selected runner design showed improved hydraulic characteristics of the turbine to operate in an ultra-low-head site with minimal losses.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권4호
• /
• pp.240-248
• /
• 2009

Moore's law has driven silicon technology scale down aggressively, and it results in significant increase of leakage current on nano-meter scale CMOS. Especially, in mobile devices, leakage current has been one of designers' main concerns, and thus many studies have introduced low power methodologies. However, there are few studies to minimize implementation cost in the mixed use of the methodologies to the best of our knowledge. In this paper, we introduce industrial applications of low power design methodologies for the decrease of leakage current. We focus on the design cost reduction of power gating and reverse body bias when used together. Also, we present voltage scale as an alternative to reverse body bias. To sustain gate leakage current, we discuss the adoption of high-$\kappa$ metal gate, which cuts gate leakage current by a factor of 10 in 32 nm CMOS technology. A 45 nm mobile SoC is shown as the case study of the mixed use of low power methodologies.

• Structural Engineering and Mechanics
• /
• 제63권3호
• /
• pp.347-359
• /
• 2017

Blast resistant gates are required to be lightweight and able to mitigate extreme loading effect. This may be achieved through innovative design of a gate and its supporting frame. The first is well covered in literature while the latter is often overlooked. The design of supporting frame depends mainly on the boundary conditions and corresponding reaction forces. The later states the novelty and the aim of this paper, namely, the analysis of reaction forces in supporting structure of rectangular steel gates subjected to "far-field explosions". Flat steel plate was used as simplified gate structure, since the focus was on reaction forces rather than behaviour of gate itself. The analyses include both static and dynamic cases using analytical and numerical methods to emphasize the difference between both approaches, and provide some practical hints for engineers. The comprehensive study of reaction forces presented here, cover four different boundary conditions and three length to width ratios. Moreover, the effect of explosive charge and stand-off distance on reaction forces was also covered. The analyses presented can be used for a future design of a possible "blast absorbing supporting frame" which will increase the absorbing properties of the gate. This in return, may lead to lighter and more operational blast resistant gates.

• 전력전자학회논문지
• /
• 제13권2호
• /
• pp.135-144
• /
• 2008

일반적으로 Intelligent power module (IPM)의 상부 스위치 구동을 위한 플로팅 전원 공급 방법으로 부트스트랩 회로가 많이 사용되고 있다. 부트스트랩 회로는 구성이 간단하고 집적화가 가능하다는 장점이 있으나 몇 가지 문제점을 가지고 있다. 상부 스위치 게이트 드라이버 회로에 전원을 공급하기 위해 매 주기마다 충분한 에너지를 충전할 수 있는 시간이 요구되며, 충전된 에너지는 한정적이므로 스위치 턴 온 (turn-on)시간의 제한을 갖게 된다. 그리고 주파수가 낮아질수록 부트스트랩 커패시터 용량이 증가하여 집적화에 장애요인이 된다. 이러한 단점은 전하 펌프 회로를 사용함으로써 보완될 수 있다. 본 논문에서는 IPM의 플로팅 전원 공급 방법으로 전하 펌프 회로를 적용하여 분석하였으며, 이러한 분석을 기반으로 전하 펌프 회로의 설계 방법을 제안하였다. 분석과 제안된 설계 방법의 타당성을 검증하기 위하여 시뮬레이션과 실험을 수행하였으며, 제시된 결과는 제안된 설계 방법의 유용성을 입증하였다.

• 한국항행학회논문지
• /
• 제20권6호
• /
• pp.631-637
• /
• 2016

CMOS (complementary metal-oxide-semiconductor)의 소형화에 대한 한계를 극복할 수 있는 대체 기술 중 하나인 양자 셀룰라 오토마타 (QCA; quantum cellular automata)는 나노 단위의 셀들로 이루어져 있고, 전력의 소모량이 매우 적은 것이 특징이다. QCA를 이용한 다양한 회로들이 연구되고 있고, 그 중에서 XOR (exclusive-OR)게이트는 오류 검사 및 복구에 유용하게 사용되고 있다. 기존의 XOR 논리 게이트는 확장성이 부족하고, 클럭 구간의 수가 많이 소요되며, 실제 구현에 어려움이 있는 경우가 많다. 이러한 단점을 극복하기 위해 클럭 구간의 수를 단축한 다수결 게이트를 이용한 XOR 논리 게이트를 제안한다. 제안한 회로는 기존의 XOR 논리 게이트들과 비교 분석하고 그 성능을 검증한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권3호
• /
• pp.245-251
• /
• 2013

The effect of band-to-band tunneling (BTBT) leads to an obvious increase of the leakage current of junctionless (JL) transistors in the OFF state. In this paper, we propose an effective method to decline the influence of BTBT with the example of n-type double gate (DG) JL metal-oxide-semiconductor field-effect transistors (MOSFETs). The leakage current is restrained by changing the geometrical shape and the physical dimension of the gate of the device. The optimal design of the JL MOSFET is indicated for reducing the effect of BTBT through simulation and analysis.

• 산업경영시스템학회지
• /
• 제35권4호
• /
• pp.179-185
• /
• 2012

When manufacturing die casting mold, generally, the casting layout design should be considered based on the relation among injection system, casting condition, gate system, and cooling system. Also, the extent or the location of product defects was differentiated according to the various relations of the above conditions. In this research, in order to optimize casting design of an automobile part (Gear Box) Computer Aided Engineering (CAE) was performed by using the simulation software (Z Cast). The simulation results were analyzed and compared with experimental results. During the mold filling, internal porosities caused by air entrap were predicted and reduced remarkably by the modification of the gate system and the configuration of overflow. With the solidification analysis, internal porosities caused by the solidification shrinkage were predicted and reduced by the modification of the gate system. For making a better production die casting tool, cooling systems on several thick areas are proposed in order to reduce internal porosities caused by the solidification shrinkage.