• 대한전자공학회논문지SD
• /
• 제37권3호
• /
• pp.34-38
• /
• 2000

본 논문에서는 AlGaAs/lnGaAs/GaAs P-HEMT 소자를 이용한 10 Gb/s 광수신기용 MMIC 초고속 저잡음 전치증폭기를 설계, 제작하고 특성을 분석 하였다. T 형태의 0.15㎛ 게이트 길이를 갖는 P-HEMT 소자를 이용하여 3단 트랜스임피던스 구조로 회로를 설계하였으며 광대역 특성을 얻기 위하여 피킹인덕터를 사용하였고, 저잡음특성을 위하여 게이트폭을 최적화하였다. 제작된 전치증폭기는 트랜스임피던스 이득 60㏈Ω, 대역폭 9.15 ㎓, 잡음지수가 3.9 ㏈ 이하인 특성을 보였다.

• 한국인터넷방송통신학회논문지
• /
• 제20권4호
• /
• pp.129-133
• /
• 2020

본 논문에서는 W-대역 저잡음증폭기의 온도에 따른 이득 변동을 경감시킬 수 있는 온도보상회로를 기술하였다. 제안된 캐스코드 온도보상 바이어스회로는 공통-소스 저잡음증폭기의 게이트 바이어스를 자동으로 조절하여 소신호 이득의 변화를 억제한다. 설계된 회로는 100-nm GaAs pHEMT 공정 디자인킷으로 구현되었다. 제안된 바이어스 회로를 적용한 W-대역 저잡음증폭기의 시뮬레이션 이득값은 -35~71℃ 범위에서 20 dB 이상, ±0.8 dB 내의 변동값을 보였다. 본 논문에서 제시한 회로는 레이더용 밀리미터파 수신기에 적용되어 안정적인 성능을 낼 수 있을 것으로 기대된다.

• 한국전자파학회논문지
• /
• 제25권1호
• /
• pp.53-61
• /
• 2014

본 논문에서는 고조파 정합 기법을 이용하여 고효율 GaN HEMT 전력 증폭기를 설계 및 제작하고, 그 특성을 측정하였다. 고효율 특성을 얻기 위해 고조파 로드풀 시뮬레이션을 활용하였다. 즉, 기본 주파수뿐만 아니라 2차, 3차 등의 고조파에서 최적의 부하 임피던스를 찾아내었다. 이러한 고조파 로드풀 시뮬레이션 결과를 바탕으로 출력 정합 회로를 설계하였다. 제작한 전력 증폭기는 중심 주파수 1.85 GHz에서 선형 전력 이득 20 dB 및 33.7 dBm의 $P_{1dB}$(1 dB gain compression point) 특성을 보였다. 그리고, 출력 전력 38.6 dBm에서 80.9 %의 최대 전력 부가 효율(Power Added Efficiency: PAE)을 나타냈으며, 이는 기존에 설계된 고효율 전력 증폭기와 비교했을 때 아주 우수한 효율 특성이다. 또한, W-CDMA 신호입력에 대한 측정 결과, 28.4 dBm의 평균 출력 전력에서 27.8 %의 PAE와 5 MHz offset 주파수에서 -38.8 dBc의 ACLR (Adjacent Channel Leakage Ratio)을 보였다. 그리고, 다항식 맞춤 방식의 디지털 전치 왜곡(Digital Predistortion: DPD) 선형화 알고리듬을 구현하여 제작된 전력 증폭기의 ACLR을 6.2 dB 정도 향상시킬 수 있었다.

• 한국정보통신학회논문지
• /
• 제8권2호
• /
• pp.227-231
• /
• 2004

본 논문에서는 TRW사의 InGaAs/GaAs p-HEMT 공정의 쇼트키 다이오드를 이용하여 Ka대역용 하향수신변환기에 이용할 수 있는 MMIC(Monolithic Microwave Integrated Circuit) 주파수 혼합기를 설계 및 제작하였다. RF는 30.6∼31.0 ㎓이고 LO 9.8 ㎓를 이용하여 IF 20.8∼21.2 ㎓를 얻을 수 있는 본 MMIC 주파수 혼합기는 발룬의 크기를 줄이기 위해 LO와 IF 단자를 서로 바꾸어 설계함으로써 전체 회로의 크기를 줄일 수 있었다. 제작된 MMIC 주파수 혼합기의 크기는 3000umx1500um이며 on-wafer 측정 결과 대역 내에서 7.8㏈ 이하의 변환손실을 얻었다. 또한 27㏈ 이상의 LO-RF 격리도, 19㏈ 이상의 LO-IF 격리도 및 39㏈ 이상의 RF-IF 격리도를 각각 얻었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 하계학술대회 논문집
• /
• pp.255-258
• /
• 2001

In this paper, DC and small signal characteristics with different physical parameters are expected for p-HEMTs (Pseudomorphic High Electron Mobility Transistors) with different temperatures ranging from 300K to 623K which are widely used for a low noise and/or ultra high frequency device. A device of 0.2$\times$200 ${\mu}{\textrm}{m}$$^2$dimension having very low noise has been chosen to extract the experimental data. Theoretical prediction has been obtained using a simulaor(HELENA) which needs experimental input data extracted from reverse engineering process. From the results, relation between structural parameters and temperature dependency of electrical characteristics are qualitatively explained to use in the design of descrete and integrated circuits to guarantee the optimal operation of the system.

• 한국전자파학회논문지
• /
• 제17권7호
• /
• pp.659-664
• /
• 2006

본 논문에서는 $0.12{\mu}m$ 게이트 전극을 가진 metamorphic InAIAs/InGaAs high electron-mobility transistors (mHEMT)를 이용하여 제작된 60 GHz push-push 발진기의 특성을 고찰하였다. 전극 길이가 $0.12{\mu}m$ 인 mHEMT는 700 mA/mm의 최대 전류, 600 mS/mm의 최대 전달정수, 170 GHz $f_T$, 그리고 300 GHz 이상의 $f_{MAX}$ 등 우수한 특성을 나타내었다. 두 개의 $6{\times}50{\mu}m$ 크기를 가지는 mHEMT 를 이용하여 제작된 발진기는 59.5 GHz 에서 6.3 dBm의 출력 전력과 -35 dBc 이상의 기저 주파수 억압도를 나타내었다. 페이즈 노이즈 (phase noise)는 발진 주파수의 1 MHz 오프셋에서 -81.2 dBc/Hz 의 특성을 나타내었다. 본 연구 결과는 60 GHz 대역에서 mHEMT를 이용하여 제작된 push-push 발진기로는 최대 출력을 나타낸 결과이며, 이 연구 결과는 상용화와 저가격에 InP HEMT 보다 유리한 mHEMT를 이용하여 고출력 발진기 특성을 얻을 수 있음을 보여준다.

• 한국전자파학회논문지
• /
• 제25권5호
• /
• pp.504-514
• /
• 2014

본 논문에서는 X-대역 능동 위상 배열 레이더 시스템에 사용되는 MMIC 다기능 칩을 0.5 ${\mu}m$ p-HEMT 상용 공정을 이용하여 저전력 특성을 가지도록 개발하였다. 다기능 칩은 6-비트 디지털 위상 천이 기능, 6-비트 디지털 감쇠 기능, 송/수신 모드 선택 기능, 신호 증폭 기능 등의 다양한 기능을 제공한다. $16mm^2(4mm{\times}4mm)$ 칩 크기의 소형으로 제작된 MMIC 다기능 칩은 7~11 GHz에서 10 dB의 송/수신 이득 특성과 14 dBm의 P1dB 특성을 가지며, DC 소모 전력이 0.6 W로 매우 낮은 저전력 특성을 보였다. 그리고 6-비트, 64 상태에 대해 위상 천이 특성과 감쇠 특성의 측정 결과, 동작 주파수에서 $3^{\circ}$의 RMS(Root Mean Square) 위상 오차와 0.6 dB의 RMS 감쇠 오차를 보였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권1호
• /
• pp.27-32
• /
• 2003

Highly reproducible side-wall process for the fabrication of the fine gate length as small as 40nm was developed. This process was utilized to fabricate 40nm InGaAs HEMTs with the 65% strained channel. With the usage of the dual $SiO_2$ and $SiN_x$ dielectric layers and the proper selection of the etching gas, the final gate length (Lg) was insensitive to the process conditions such as the dielectric over-etching time. From the microwave measurement up to 40GHz, extrapolated fT and fmax as high as 371 and 345 GHz were obtained, respectively. We believe that the developed side-wall process would be directly applicable to finer gate fabrication, if the initial line length is lessened below the l00nm range.

• ETRI Journal
• /
• 제31권3호
• /
• pp.342-344
• /
• 2009

From a hydrodynamic device simulation for the pseudomorphic high electron mobility transistors (pHEMTs), we observe an increase of maximum extrinsic transconductance and a decrease of source-drain capacitances. This gives rise to an enhancement of the switching speed and isolation characteristics as the upper-to-lower planar-doping ratios (UTLPDR) increase. On the basis of simulation results, we fabricate single-pole-double-throw transmitter/receiver monolithic microwave integrated circuit (MMIC) switches with the pHEMTs of two different UTLPDRs (4:1 and 1:2). The MMIC switch with a 4:1 UTLPDR shows about 2.9 dB higher isolation and approximately 2.5 times faster switching speed than those with a 1:2 UTLPDR.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1996년도 추계학술대회 논문집 학회본부
• /
• pp.235-238
• /
• 1996

An inverted double channel AIGaAs/lnGaAs/GaAs heterostructure grown by LP-MOCVD is demonstrated and discussed. Sheet carrier densities in excess of $4.5{\times}10^{12}cm^{-2}$ at 300K are obtained with a hall mobility of $5010cm^2/V{\cdot}s$. The proposed device with a $1.8{\times}200{\mu}m^2$ gate dimension reveals an extrinsic transconductance as high as 320 mS/mm and a saturation current density as high as 820 mA/mm at 300K. This is the highest current density ever reported for GaAs MODFET's with the same gate length. Significantly improvements on gate voltage swing (up to 3.5 V) and on reverse breakdown voltage (-10V) are demonstrated due to inverted structure.