• 전자공학회논문지 IE
• /
• 제47권1호
• /
• pp.1-5
• /
• 2010

본 논문은 SOI 저장음 종폭기에서 게이트구조가 핫캐리어에 의한 성능저하에 미치는 영향융 조사하였다. 회로 시뮬레이션은 H-게이트와 T-게이트를 가지는 SOI MOSFET에서 측정된 S-파라미터와 Agilent사의 ADS를 사용하여 스트레스 전후의 H-게이트와 T-게이트 저잡음 증폭기의 성능을 비교하였다. 또한 저잡음 증폭기의 장치 열화와 성능 열화 사이의 관계뿐만 아니라 임피던스 매칭(S11), 잡음 지수와 이득에 관한 저잡음 증폭기의 성능 지수 등을 논의하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.884-886
• /
• 2005

본 논문에서는 main gate와 side gate를 가지는 DGMOSFET의 전류전압특성을 조사하였다. 채널의 길이를 1${\mu}$m에서 5${\mu}$m까지 변화시켜 채널길이에 따른 전류전압특성을 조사하였다. 또한 드레인 전류를 변화시켜 동작온도에 따른 특성변화를 비교${\cdot}$분석하였다. 게이트 전압이 2V 인가되었을 때, 77K에서의 전류전압특성이 300K에서 동작한 소자특성보다 우수하다는 것을 알 수 있었다.

• 한국정보통신학회논문지
• /
• 제9권8호
• /
• pp.1749-1753
• /
• 2005

본 논문에서는 메인게이트와 사이드게이트를 갖는 더블게이트 구조의 동작 온도에 따른 전기적 특성들을 조사하였다. 실온(300K)에서 뿐만 아니라 극저온(77K)에서도 전류-전압특성이 우수함을 알 수 있었다. 또한 우수한 DG MOSFET의 동적 특성들을 얻기 위한 최적의 조건들은 메인게이트 길이가 50nm이고 사이드게이트 길이가 70nm, 그리고 드레인 전압이 2V이상 인가되어야 함을 알 수 있었다. 실온에서 문턱전압은 약0.358V, 77K에서는 약 0.513V를 얻을 수 있었다. 또한 온-오프 특성이 우수하여 디지털 소자로서 유용하게 사용될 수 있을 것이다.

• 대한건축학회논문집:계획계
• /
• 제35권2호
• /
• pp.73-82
• /
• 2019

The purpose of this study was to analyze the area of the southern gate in ancient temples. As the southern gate played a role of the front gate, the national or royal ceremonies had been held around the southern gates. The ancient southern gate of temples has had the place for the huge ceremonies such as a royal parade and an inspection of troops. Moreover, this place was recorded in the 'Samkooksagi(三國史記)' as Jeon-Ro(前路). The Southern gate and the Jeon-Ro had been planned together in the front area of the ancient temples, and the gate had been designed to look down the Jeon-Ro. These findings can be verified through the result of a recent excavation at a site of Hwangnyongsa temple in Gyeongju. This research confirmed that the huge ceremonies had been held at the Jeon-Ro including the area of southern gates. Furthermore, a Hwangnyongsa temple is regarded as a concrete case of verifying the composition of the area of Southern gate.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.1167-1171
• /
• 2020

본 연구에서는 상시불통형 p-GaN 전력반도체소자의 신뢰성 향상을 위해 p-GaN 게이트막 내부의 전계를 완화하고자 p-GaN 게이트 도핑농도의 계조화를 제안한다. TCAD 시뮬레이션으로 균일한 도핑농도를 갖는 소자와 문턱전압과 출력 전류 특성이 동일하도록 p형 농도를 계조화하고 최적화하였다. p-GaN 게이트층에서의 전계 감소로 소자의 게이트 신뢰성이 개선될 수 있을 것으로 판단된다.

• Design & Manufacturing
• /
• 제15권1호
• /
• pp.1-7
• /
• 2021

The position of the gate is one of the important factors for optimal injection molding. This is because inappropriate gate positions cannot fill the cavity uniformly, which can lead to defects such as contraction. In this study, CAE was performed on hot runner injection molding of the washing machine base and plasticity was compared by changing gate position from existing gate position. A total of two alternatives have been applied to compare the plasticity of the washing machine base according to its optimal gate position. The gate position of the improved molds and the gate position of the current mold is analyzed by injection molding analysis. The results of the fill time, the pressure at V/P switchover, clamping force, and deflection were compared. In washing machine base injection molding, the deflection was reduced by about 3.76% in the improved mold 2. In improved mold 1, the fill time during injection molding was reduced by 3.32% to enable uniform charging, and the clamping force was reduced by 31.24%. We have confirmed that the position of the gate can change the charging pressure and the clamping force and affect the quality and cost savings of the molded product.

• 한국재료학회지
• /
• 제3권6호
• /
• pp.638-644
• /
• 1993

티타니움 폴리사이드 MOS(metal oxide semiconducter)캐퍼시타 구조에서 두께가 8nm인 게이트산화막의 절연파괴강도의 열화거동을 열처리조건 및 폴리실리콘막의 두께를 달리하여 조사했다. 티타니움 폴리사이드 게이트에서 게이트산화막의 전연피괴특성은 열처리 온도가 높을수록, 열처리시간이 길수록 많이 열화되어 실리사이드의 하부막인 잔류 폴리실리콘의 두께가 얇을수록 그 정도는 심해진다. 티타니움 실리사이드가 게이트산화막고 직접적인 접촉이 없더라도 게이트산화막의 신회성이 열화되는 것을 알 수 있었다. 실리사이드 형성후 열처리에 따른 게이트 산화막의 절연파괴특성열화는 티타니움 원자가 폴리실리콘을 통해 게이트산화막으로 확산되어 게이트산화막에서 티타니움의 고용량이 증가한 때문인 것이 SIMS분석 결과로부터 확인되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권3호
• /
• pp.263-267
• /
• 2014

Super junction trench gate power MOSFETs have been receiving attention in terms of the trade-off between breakdown voltage and on-resistance. The vertical structure of super junction trench gate power MOSFETs allows the on-resistance to be reduced compared with conventional Trench Gate Power MOSFETs. The heat release of devices is also decreased with the reduction of on-resistance. In this paper, Lattice Temperature of two devices, Trench Gate Power MOSFET and Super junction trench gate power MOSFET, are compared in several temperature circumstance with the same Breakdown Voltage and Cell-pitch. The devices were designed by 100V Breakdown voltage and measured from 250K Lattice Temperature. We have tried to investigate how much temperature rise in the same condition. According as temperature gap between top of devices and bottom of devices, Super junction trench gate power MOSFET has a tendency to generate lower heat release than Trench Gate Power MOSFET. This means that Super junction trench gate power MOSFET is superior for wide-temperature range operation. When trench etching process is applied for making P-pillar region, trench angle factor is also important component. Depending on trench angle, characteristics of Super junction device are changed. In this paper, we focus temperature characteristic as changing trench angle factor. Consequently, Trench angle factor don't have a great effect on temperature change.

• 대한토목학회논문집
• /
• 제32권6A호
• /
• pp.337-345
• /
• 2012

본 연구에서는 4대강 사업으로 건설중인 트러스형 리프트의 진동특성을 검토하기 위하여 모형실험이 수행된다. 경간 40 m, 높이 9 m의 트러스형 리프트게이트를 축척 1/25로 모형이론에 따라 아크릴과 납으로 모형을 제작하고, 폭 1.6 m, 길이 25 m, 높이 0.8 m의 수로에서 실험된다. 먼저 모형의 고유진동수가 측정되고 모형을 검증하기 위하여 유한요소 해석결과와 비교된다. 검증된 모형에서 상하류 수위와 문비 개방고에 따른 진동가속도 진폭이 측정된다. 또한 문비의 진동을 줄 일수 있는 하부형상을 검토하기 위하여 문비 최하부의 각도가 $20^{\circ}$, $35^{\circ}$, $50^{\circ}$인 모형을 제작하고 실험결과를 서로 비교한다. 실험 결과는 수문 조작 시 유지관리지침의 기본 자료를 제공하고, 수문의 진동특성과 진동을 줄일 수 있는 수문의 하부형상을 검토한다.

• 전자공학회논문지D
• /
• 제35D권10호
• /
• pp.83-90
• /
• 1998

MOS 캐패시터의 게이트 전극을 비정질 상태의 실리콘으로 형성하여 GOI(Gate Oxide Integrity)특성에 미치는 불순물 활성화 열처리의 효과를 조사하였다. LPCVD(Low Pressure Chemical Vapor Deposition) 방법으로 증착한 비정질 실리콘 게이트 전극은 활성화 열처리에 의하여 다결정 실리콘 상태로 구조가 변화하며, 불순물 원자의 활성화가 충분히 이루어졌다. 또한, 비정질 상태의 게이트 전극은 커다란 압축 응력(compressive stress)을 가지지만, 활성화 열처리 온도가 700℃에서 900℃로 증가함에 따라서 응력이 완화되었고 게이트 전극의 저항도 감소하는 특성을 보였다. 또한 얇은 게이트 산화막의 신뢰성 및 산화막의 계면특성은 활성화 열처리 온도에 크게 의존하고 있었다. 900℃에서 활성화 열처리를 한 경우가 700℃에서 열처리한 경우보다 산화막내에서의 전하 포획 특성이 개선되었으며, 산화막의 신뢰성이 향상되었다. 특히, TDDB 방법으로 예측한 게이트 산화막의 수명은 700℃의 열처리에서는 3×10/sup 10/초였지만, 900℃에서의 열처리에서는 2×10/sup 12/초로 현저하게 개선되었다. 그리고, 산화막 계면에서의 계면 전하 밀도는 게이트의 응력 완화에 따라서 개선되었다.